CN100420167C - 异步码分多址通信系统中编解码传输格式组合指示符位的装置和方法 - Google Patents

异步码分多址通信系统中编解码传输格式组合指示符位的装置和方法 Download PDF

Info

Publication number
CN100420167C
CN100420167C CNB018030580A CN01803058A CN100420167C CN 100420167 C CN100420167 C CN 100420167C CN B018030580 A CNB018030580 A CN B018030580A CN 01803058 A CN01803058 A CN 01803058A CN 100420167 C CN100420167 C CN 100420167C
Authority
CN
China
Prior art keywords
bits
channel
tfci
code
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018030580A
Other languages
English (en)
Other versions
CN1393071A (zh
Inventor
李炫又
金宰烈
崔成豪
梁景喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1393071A publication Critical patent/CN1393071A/zh
Application granted granted Critical
Publication of CN100420167C publication Critical patent/CN100420167C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
    • H04L1/0039—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver other detection of signalling, e.g. detection of TFCI explicit signalling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0091—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to receivers, e.g. format detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W48/00—Access restriction; Network selection; Access point selection
    • H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

一种用于在异步CDMA移动通信系统中编码TFCI比特的装置，该系统包括UE和节点B，用于发送分组数据给UE。TFCI比特发生器产生TFCI比特，其TFCI比特数目是根据第一信道比第二信道的信息比特率可变的。码长信息发生器，根据信息比特率产生用于设置代码字长度的码长信息。沃尔什码发生器，产生第一到第五基本沃尔什代码字。序列发生器，产生全1序列。掩码发生器，产生第一到第四基本掩码。第一到第十乘法器，用TFCI比特分别乘以第一到第五基本沃尔什代码字、全1序列和第一到第四基本掩码。一种加法器用以加上第一到第十乘法器的输出。删截器，删截代码字。

Description

异步码分多址通信系统中编解码传输格式组合指示符位的装置和方法
技术领域
本发明涉及一种异步CDMA(码分多址)移动通信系统，更具体地说，涉及一种用于以硬拆分模式编码/解码TFCI(传输格式组合指示符)比特来发送DSCH(下行链路共享信道)数据的装置和方法。
背景技术
一种下行链路共享信道(DSCH)通常以时分形式由多个用户使用。对于每个用户DSCH与专用信道(DCH)相关。DCH包括专用物理控制信道(DPCCH)和专用物理数据信道(DPDCH)。具体的，DPCCH与DSCH联合使用。因此，对于相关的DCH和DSCH，DPCCH被用作物理控制信道。DPCCH包括关于TFCI(传输格式组合指示符)、许多控制信号之一的信息。TFCI是用来指示在物理信道中传输的数据的传输格式的信息。因此，TFCI信息包括关于DCH和DSCH的信息。
TFCI信息包括10比特，并且10比特TFCI信息编码成30比特。被编码的30比特在DPCCH上发送。
用来在整个DPCCH上同时为DCH和DSCH发送TFCI的方法被分成两种方法：硬拆分方法和逻辑拆分方法。
用于DCH的TFCI被称作TFCI帧#1或第一TFCI，和用于DSCH的TFCI被称作TFCI帧#2或第二TFCI。
在硬拆分方法中，TFCI域(field)#1和TFCI域#2分别被表示成5个比特，然后用(15，5)删截的双正交码(punctured biorthogonal code)编码。此后，15比特TFCI域#1和TFCI域#2多路复用成到30比特TFCI域#1和TFCI域#2，然后在物理信道中传输。
在逻辑拆分方法中，用(32，10)删截的里德-缪勒码(punctured Reed-Muller code)(或第二阶里德-缪勒码的子码)将TFCI域#1和TFCI域#2编码成一个TFCI。在这种方法中，TFCI域#1和TFCI域#2的信息比特以特定比例划分。即TFCI域#1和TFCI域#2的10信息比特以1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2、或9∶1的比例进行划分。在以特定比例划分后，用分组(block)码，即(32，10)删截的里德-缪勒码编码TFCI域#1和TFCI域#2。
图1显示了基于硬拆分方法的发送器结构。参考图1，(15，5)双正交编码器100为DCH将5比特TFCI域#1编码成15个编码的码元，并提供15个编码的码元给多路复用器110。同时，(15，5)双正交编码器105为DSCH将5比特TFCI域#2编码成15个编码的码元，并提供15个编码的码元给多路复用器110。然后多路复用器110时分复用来自编码器100的15个编码的码元和来自编码器105的15个编码的码元，并在排列后输出30个码元。多路复用器120时分复用从多路复用器110输出的30个码元和其他信号，并向扩频器(spreader)130提供输出。扩频器130用扩频码发生器135提供的扩频码扩频多路复用器120的输出信号。扰码器140用扰码发生器145提供的扰码加扰扩频信号。
图2显示了用于现有的3GPP(第三代合作项目)中定义的硬拆分方法的节点B(Node B)和RNC(无线网络控制器)间交换信号消息和数据的过程。参考图2，如果产生DSCH传输数据，在步骤101，SRNC10(服务无线网络控制器)的无线链路控制器11(RLC)发送DSCH数据给SRNC10的MAC-D(介质访问控制-专用信道)13。此时发送的基本元素是MAC-D-Data-REQ(介质访问控制-专用信道-数据-请求)。在步骤102，SRNC10的MAC-D13发送来自RLC11的DSCH数据给CRNC20的MAC-C(介质访问控制-公共信道)21。此时发送的基本元素是MAC-C/SH-Data-REQ。在步骤103，CRNC(控制RNC)20的MAC-C21决定(计划)在步骤102中从SRNC10的MAC-D13接收的DSCH数据的发送时间，然后，发送DSCH数据以及与它相关的TFI(传输格式指示符)到Node B(下文中，术语“NodeB”指基站)的L1(第一层)。此时发送的基本元素是MPHY-Data-REQ。在步骤104，SRNC10的MAC-D13发送DCH的传输数据和相关的TFI给节点(Node)B的L130。此时传输的基本元素是MPHY-Data-REQ。在步骤103发送的数据与步骤104中发送的数据是相互独立的，并且节点B的L130产生TFCI，TFCI被分成用于DCH的TFCI和用于DSCH的TFCI。在步骤103和104，使用数据帧协议传输数据和TFI。
在步骤103和104接收到数据和TFI之后，在步骤105，节点B的L130在物理DSPH(PDSCH)上给UE40(用户设备，下文中，术语“UE”指移动台)的L141发送DSCH数据。此后，在步骤106，节点B的L130使用DPCH给UE40的L141发送TFCI。通过使用用于DCH和DSCH的域(field)，节点B的L130发送用在步骤103和104接收到的TFI生成的TFCI。
图3显示了逻辑拆分方法在节点B之间交换信号信息和数据的过程。参考图3，如果生成了将要被发送的DSCH数据，那么在步骤201，RNC300的RLC301发送DSCH数据给RNC300的MAC-D303。此时发送的基本元素是MAC-D-Data-REQ。在步骤202，一旦接收到来自RLC301的DSCH数据，MAC-D303发送DSCH数据给MAC-C/SH (MAC-Common/Sharedchannel介质访问控制-公用/共享信道)305。此时发送的基本元素是MAC-C/SH-Data-REQ。在步骤203，一旦接收到DSCH数据，MAC-C/SH305决定DSCH数据的发送时间，然后给MAC-D303发送与DSCH数据有关的TFCI。在完成步骤203的将TFCI发送给MAC-D303之后，在步骤204，MAC-C/SH305给节点B的L1307发送DSCH数据。在步骤203确定(计划)的时间发送DSCH数据。在步骤205，一旦收到在步骤203MAC-C/SH305发送的用于DSCH数据的TFCI，MAC-D303确定TFI1(用于DSCH的TFI)并给节点B的L1307发送TFI1。MAC-D303也可以发送TFCI而不是TFI。此时发送的基本元素是MPHY-Data-REQ。
在步骤206，TFI1(用于DSCH的TFI)发送完成后，MAC-D303确定TFI2(用于DCH的TFI)并给节点B的L1307发送DCH数据和TFI2。MAC-D303也可以发送TFCI而不是TFI。此时发送的基本元素是MPHY-Data-REQ。步骤240中发送的DSCH数据和步骤205中发送的TFI与步骤203确定的时间相关。即步骤205中在DPCCH上给UE310发送TFI比在步骤204中在PDSCH上发送DSCH数据早一帧。在步骤204、205和206，使用帧协议发送数据和TFI。具体的，在步骤206，通过控制帧发送TFCI。在步骤207，节点B的L1307在PDSCH上发送DSCH数据给UE310的L1311。在步骤208，节点B的L1307使用在步骤205和206接收的TFI生成TFCI，并经DPCH传送创建的TFCI给UE310的L1311。更具体的，节点B的L1307使用步骤205和206中接收的各个TFCI或TFI生成TFCI，并在DPCCH上发送生成的TFCI。
概述逻辑拆分方法，在步骤203，MAC-C/SH305给MAC-D303发送DSCH调度信息和用于DSCH的TFCI信息。这是因为为了用同样的编码方法编码用于DSCH的TFCI和用于DCH的TFCI，MAC-D303必须给节点B的L1307同时发送DSCH调度信息和TFCI信息。因此，当MAC-D303具有要发送的数据时，在给MAC-C305发送数据后，MAD-D303接收来自MAC-C305的调度信息和TFCI信息之前会出现延迟。此外，当MAC-C305与MAC-D303在勒尔(lur)上分离后，即当MAC-C305在DRNC(漂移(drift)RNC)中和MAC-D303在SRNC中，调度信息和TFCI信息在勒尔(lur)上互换，引起延迟的增加。
与逻辑拆分方法相比，硬拆分方法可以减少延迟，因为在MAC-C中的调度安排后不需要到MAC-D的信息传输。因为在硬拆分方法中节点B可以独立地编码用于DCH的TFCI和用于DSCH的TFCI，所以这是可能的。此外，在勒尔(lur)中当MAC-C与MAC-D分离，即当MAC-C在DRNC中和MAC-D在SRNC中时，在勒尔(lur)上不进行调度信息交换，这样阻止了延迟的增加。然而，根据上述描述，用于DCH和用于DSCH的TFCI的信息量(比特)固定按照5比特∶5比特的比例划分，这样可以为DCH表示最大的32信息和为DSCH表示最大的32信息。因此，当对于DSCH或DCH存在多于32信息时，不能使用硬拆分。
发明内容
因此，本发明的目的是提供一种用于在移动通信系统中使用单独编码器结构执行多种编码的装置和方法。
本发明的另一个目的是提供一种用于多路复用用不同的编码技术编码的码元的装置和方法。
本发明的另一个目的是提供用于即使是在硬拆分模式中也如在逻拆分模式中一样以1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2或9∶1的比例编码10个输入比特数的装置和方法。
为了实现上述和其他目的，本发明提供了一种装置，用于在CDMA移动通信系统中根据第一信道与第二信道的信息比特率编码TFCI(传输格式组合指示符)比特，包括：第一编码器，用于编码代表第一信道的传输格式组合的第一TFCI比特来产生第一编码的码元，并根据预定的第一删截位置删截第一编码的码元；第二编码器，用于编码代表第二信道的传输格式组合的第二TFCI比特来产生第二编码的码元，并根据预定的第二删截位置删截第二编码的码元；多路复用器，用于多路复用第一和第二编码器的输出码元来在第二信道发送码元。
为了实现上述和其他目的，本发明提供了一种方法，用于在CDMA移动通信系统中发送TFCI(传输格式组合指示符)比特，该系统包括UE和节点B，用于在第一信道中给UE发送信息比特，在第二信道上向UE发送信息比特，以及在建立用来发送第一信道的控制数据的第三信道上发送第一和第二编码的TFCI，包括步骤：分别编码代表第一信道的传输格式组合的第一TFCI比特来产生第一编码的码元和代表第二信道的传输格式组合的第二TFCI比特来产生第二编码的码元；并根据第一和第二删截位置删截第一编码的码元和第二编码的码元来产生第一编码的TFCI比特和第二编码的TFCI比特；多路复用第一编码的TFCI比特和第二编码的TFCI比特；并在第三信道中发送多路复用的编码的TFCI比特。
最好是，第一信道是下行链路共享信道(DSCH)和第二信道是专用信道(DCH)。
附图说明
通过结合附图对本发明进行详细描述，本发明的上述和其他目的、特性和优点将会变锝更加清楚，其中：
图1显示了在普通异步CDMA移动通信系统中根据硬拆分技术具有(15，5)编码器的发送器的结构框图；
图2显示了在普通异步CDMA移动通信系统中用于硬拆分技术的在节点B和无线网络控制器(RNC)间交换信号消息和数据的过程流程图；
图3显示了在普通异步DCMA移动通信系统中用于逻辑拆分技术的在节点B和无线网络控制器(RNC)间交换信号消息和数据的过程流程图；
图4是显示根据本发明实施例使用不同的编码技术为DSCH和DCH编码TFCI比特的发送器的结构方框图；
图5显示了图4中所示编码器的详细的框图；
图6是根据本发明的实施例显示了用于解码编码码元的接收器的结构方框图；
图7是显示了图6所示的解码器的详细的框图；
图8是显示了用于下行链路DCH的信号传输格式框图；
图9是显示了用于多路复用使用不同编码技术编码的码元的方法的框图；
图10显示了用于逻辑拆分技术的在节点B和RNC间交换信号消息和数据的过程流程图，其中SRNC与DRNC不同；
图11是显示根据本发明实施例的SRNC的操作的流程图；
图12是显示根据本发明实施例的DRNC的操作的流程图；
图13是显示如图8所示的包括从DRNC发送到SRNC的信息的控制帧的结构框图。
具体实施方式
通过以下借助附图，将详细描述本发明的优选实施例。在下面的描述中，没有详细描述众所周知的功能或结构，因为这将使本发明在不重要的细节中变得不清楚。
关于硬拆分技术，用于DSCH和DCH的信息比特数总共是10，并且10信息比特将按照1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2或9∶1的比例在DSCH和DCH间进行划分，然后进行编码。
物理层以1/3的编码率为一个帧发送30个编码的TFCI码元。当TFCI信息比特以上述特定的比例划分时，最好以与特定比例相同的比例划分编码的码元，从而保持各自的编码率。例如，当10个输入比特以1∶9的比例划分时，30个输出码元以1/3编码率以3∶27比例划分.当10个输入比特以2∶8比例划分时，30个输出码元以6∶24的比例划分。当10个输入比特以3∶7比例划分时，30个输出码元以9∶21的比例划分。当10个输入比特以4∶6比例划分时，30个输出码元以12∶18的比例划分，等等。
因此，当信息比特的比例是1∶9时，需要一通过接收1个输入比特来输出3个编码的码元的(3，1)编码器和一通过接收9个输入比特来输出27个编码的码元的(27，9)编码器。当信息比特的比例是2∶8时，需要一通过接收2个输入比特来输出6个编码的码元的(6，2)编码器和一通过接收8个输入比特来输出24个编码的码元的(24，8)编码器。当信息比特的比例是3∶7时，需要一通过接收3个输入比特来输出9个编码的码元的(9，3)编码器和一通过接收7个输入比特来输出21个编码的码元的(21，7)编码器。当信息比特的比例是4∶6时，需要一通过接收4个输入比特来输出12个编码的码元的(12，4)编码器和一通过接收6个输入比特来输出18个编码的码元的(18，6)编码器，等等。因此，为了使10个编码器具有高性能和低硬件复杂性，要求它们用相同的结构操作。
通常，在纠错代码字中使用汉明距离分布测量线性纠错码的性能。汉明距离的定义是在每个代码字中的非零码元的数量。对于代码字“0111”，它的汉明距离为3。最小的汉明距离称为最小距离dmin。随着最小距离的增加，线性纠错码具有极好的纠错特性。具体的，参看“The Theory of Error-Correcting Codes(纠错码原理)”，F.J.Macwilliams，N.J.A Sloane，North-Holland。
此外，对于低硬件复杂性，为了在同样的结构中操作具有不同长度的编码器，最好缩短具有最长长度的代码也就是(32，10)代码。为了缩短(32，10)代码必须删截(puncture)编码的码元。在删截(32，10)代码时，代码的最小距离根据删截位置受到改变。因此，最好计算删截位置从而收缩码具有最优的最小距离。
例如，对于最优的(6，2)码，最好在上述码中根据最小距离重复(3，2)的单工码(simplex code)两次。在表1中示出了(3，2)单工码的输入信息比特和输出(3，2)单工代码字之间的关系。
表1
 输入信息比特  (3，2)单工代码字
 00  000
 01  101
 10  011
 11  110
如果(3，2)单工代码字重复两次，输入信息比特和输出(3，2)单工代码字间的关系在表2中给出。
表2
输入信息比特 重复两次的(3，2)单工代码字
00 000 000
01 101 101
10 011 011
11 110 110
但是，通过缩短现有的(16，4)里德-缪勒码可以实现重复两次的(3，2)单工代码字。描述缩短方法的一例子，(16，4)里德-缪勒码是长度16的4个基本代码字(basis codewords)的线性组合，其中‘4’是输入信息比特数。仅接收4个输入信息比特中的2个比特等效于仅使用长度16的4个基本代码字中的2个基本代码字的线性组合而不使用剩下的代码字。此外，通过限制使用基本代码字然后在16个码元中删截10个码元，这样可能将(16，4)编码器当做(6，2)编码器操作。表3给出了缩短方法。
表3
Figure C0180305800191
Figure C0180305800201
参考表3，每个(16，4)代码字是长度16的4个基本代码字(在表3中由A，B，C，D表示)的线性组合。为了获得(6，2)代码，仅使用4个基本代码字中的上2个代码字。然后，自动地不使用剩下的下面12个代码字并且仅使用上面4个代码字。此外，为了将上面4个代码字转换成长度6的代码字，需要从16个码元中删截10个码元。通过删截在表3中由(*)代表的码元可以获得如表2所示的重复两次的(3，2)单工代码字，然后收集余下的6个编码的码元。在此，通过缩短第二阶里德-缪勒码的(32，10)子码，将描述用来产生用于1∶9的信息比特(量)比例的(3，1)最优码和(27，9)最优码的编码器的结构，用来产生用于2∶8的信息比特(量)比例的(6，2)最优码和(24，8)最优码的编码器的结构，用来产生用于3∶7的信息比特(量)比例的(9，3)最优码和(21，7)最优码的编码器的结构，用来产生用于4∶6的信息比特(量)比例的(12，4)最优码和(18，6)最优码的编码器的结构，和用来产生用于5∶5的信息比特(量)比例的(15，5)最优码和(15，5)最优码的编码器的结构。
本发明的一示范的实施例提供了用于即使是在硬拆分模式中用来在编码前以1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2或9∶1的比例用来划分10个信息比特的装置和方法，和逻辑拆分模式的一样。
第一实施例
图4根据本发明实施例显示了发送器的结构。参考图4，根据信息比特率划分的用于DSCH的TFCI比特和用于DCH的TFCI比特被分别提供给第一和第二编码器400和405。此处，用于DSCH的TFCI比特称为TFCI域#1或第一TFCI比特，同时用于DCH的TFCI比特称为TFCI域#2或第二TFCI比特。第一TFCI比特发生器450产生用于DSCH的TFCI比特，第二TFCI比特发生器455产生用于DCH的TFCI比特。根据它们的信息比特率，第一和第二TFCI比特可以具有如上所述的不同比例。此外，指示代码长度信息的长度控制信号即根据信息比特率设置的代码字长度值信息提供给第一和第二编码器400和405。代码长度信息发生器460产生代码长度信息，并且根据第一TFCI比特和第二TFCI比特的长度，代码长度信息具有数值变量。
当信息比特率是6∶4时，编码器400为DSCH接收6个比特TFCI并响应长度控制信号输出18个编码的码元，用于允许编码器400象(18，6)编码器一样操作，通过接收6个输入比特输出18个码元代码字，同时编码器405为DCH接收4个比特TFCI并响应长度控制信号输出12个编码的码元，用于允许编码器405象(12，4)编码器一样操作，通过接收4个输入比特来输出12个码元代码字。当信息比特率为7∶3时，编码器400为DSCH接收7个比特TFCI并响应长度控制信号输出21个编码的码元，用于允许编码器400象(21，7)编码器一样操作，通过接收7个输入比特输出21个码元代码字，同时编码器405为DCH接收3个比特TFCI并响应长度控制信号输出9个编码的码元，用于允许编码器405象(9，3)编码器一样操作，通过接收3个输入比特来输出9个码元代码字。当信息比特率为8∶2时，编码器400为DSCH接收8个比特TFCI并响应长度控制信号输出24个编码的码元，用于允许编码器400象(24，8)编码器一样操作，通过接收8个输入比特输出24个码元代码字，同时编码器405为DCH接收2个比特TFCI并响应长度控制信号输出6个编码的码元，用于允许编码器405象(6，2)编码器一样操作，通过接收2个输入比特来输出6个码元代码字。
当信息比特率为9∶1时，编码器400为DSCH接收9个比特TFCI并响应长度控制信号输出27个编码的码元，用于允许编码器400象(27，9)编码器一样操作，通过接收9个输入比特输出27个码元代码字，同时编码器405为DCH接收1个比特TFCI并响应长度控制信号输出3个编码的码元，用于允许编码器405象(3，1)编码器一样操作，通过接收1个输入比特来输出3个码元代码字，等等。
图5显示了编码器400和405的详细结构。将对于各种信息比特率描述编码器的操作。
1)信息比特率＝1∶9
对于1∶9的信息比特率，编码器400作为(3，1)编码器，同时编码器405作为(27，9)编码器。因此，下面将分别描述编码器400和405的操作。
首先，描述编码器400的操作。
一个输入比特提供给编码器400作为输入比特a0，同时，剩余的输入比特a1、a2、a3、a4、a5、a6、a7、a8和a9都填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码(walsh code)发生器500生成基本代码字W1＝10101010101010110101010101010100。然后乘法器510以码元(symbol)为单位用基本代码字W1乘输入比特a0，并提供输出给异或(XOR)算子540。另外，沃尔什码发生器500生成其他基本代码字W2、W4、W8和W16，并将它们分别输入乘法器512、514、516和518。全1(all-1)码发生器502生成一全1基本代码字并将生成的全1基本代码字输入乘法器520。掩码发生器(mask generator)504生成基本代码字M1、M2、M4和M8，并分别输入生成的基本代码字M1、M2、M4和M8给乘法器522、524、526和528。但是，因为分别施加到乘法器512、514、516、518、520、522、524，526和528上的输入比特a1、a2、a3、a4、a5、a6、a7、a8和a9都是0，所以乘法器512、514、516、518、520、522、524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于乘法器510的输出值。将异或算子540输出的32个码元输入删截器(puncturer)560。此时，控制器550接收码长信息并提供给删截器560一控制信号，根据码长指示删截的位置。然后删截器560根据控制器550输出的长度控制信号，删截所有0-31的32个编码码元中第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31个编码的码元。换句话说，删截器560从32个编码码元中删截29个码元，从而输出3个非删截编码码元。
下面将描述编码器405的操作。
9个输入比特提供给编码器405作为输入比特a0、a1、a2、a3、a4、a5、a6、a7和a8，同时，剩余的输入比特a9填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500提供给乘法器510基本代码字W1＝10101010101010110101010101010100，提供给乘法器512基本代码字W2＝01100110011001101100110011001100，提供给乘法器514基本代码字W4＝00011110000111100011110000111100，提供给乘法器516基本代码字W8＝00000001111111100000001111111100，和提供给乘法器518基本代码字W16＝00000000000000011111111111111101。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0，并提供输出给异或算子540，乘法器512以码元为单位用基本代码字W2乘以输入比特a1，并提供输出给异或算子540，乘法器514以码元为单位用基本代码字W4乘以输入比特a2，并提供输出给异或算子540，乘法器516以码元为单位用基本代码字W8乘以输入比特a3，并提供输出给异或算子540，和乘法器518以码元为单位用基本代码字W16乘以输入比特a4，并提供输出给异或算子540。另外，全1码发生器502生成一长度为32的全1基本代码字并将生成的全1基本代码字输入乘法器520。然后乘法器520以码元为单位用输入比特a5乘全1基本代码字并将其输出给异或算子540。此外，掩码发生器504提供给乘法器522基本代码字M1＝0101 0000 1100 01111100 0001 1101 1101，提供给乘法器524基本代码字M2＝0000 0011 1001 1011 1011 0111 0001 1100，和提供给乘法器526基本代码字M4＝0001 0101 1111 0010 0110 1100 1010 1100。然后，乘法器522以码元为单位用输入比特a6乘基本代码字M1并输出到异或算子540，乘法器524以码元为单位用输入比特a7乘基本代码字M2并输出到异或算子540，和乘法器526以码元为单位用输入比特a8乘基本代码字M4并输出到异或算子540。此外，掩码发生器504生成基本代码字M8，并将生成的基本代码字M8输入乘法器528。但是，因为施加到乘法器528的输入比特a9是0，乘法器528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514、516、518、520、522、524和526的输出值确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有0-31的32个编码码元中第0、2、8、19和20个编码的码元。换句话说，删截器560在32个编码码元中删截5个码元，从而输出27个非删截编码码元。
2)信息比特率＝2∶8
对于2∶8的信息比特率，编码器400作为(6，2)编码器，同时编码器405作为(24，8)编码器。因此，以下将分别描述编码器400和405的操作。
首先，描述编码器400的操作。
2个输入比特提供给编码器400作为输入比特a0和a1，同时，剩余的输入比特a2、a3、a4、a5、a6、a7、a8和a9都填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500生成基本代码字W1＝10101010101010110101010101010100给乘法器510，并且生成基本代码字W2＝01100110011001101100110011001100给乘法器512。乘法器510以码元为单位用基本代码字W1乘以输入比特a0并提供输出给异或算子540，和乘法器512以码元为单位用基本代码字W2乘以输入比特a1并提供输出给异或算子540。另外，沃尔什码发生器500生成其他基本代码字W4、W8和W16，并将它们分别输入乘法器514、516和518。全1码发生器502生成一全1基本代码字并将生成的全1基本代码字输入乘法器520。掩码发生器504生成基本代码字M1、M2、M4和M8，并分别输入生成的基本代码字M1、M2、M4和M8给乘法器522、524、526和528。但是，因为分别施加到乘法器514、516、518、520、522、524、526和528上的输入比特a2、a3、a4、a5、a6、a7、a8和a9都是0，所以乘法器514、516、518、520、522、524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510和512的输出值而确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有0-31的32个编码码元中第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元。换句话说，删截器560从32个编码码元中删截26个码元，从而输出6个非删截编码码元，第0、1、1、4、5、6个。
下面将描述编码器405的操作。
8个输入比特提供给编码器405作为输入比特a0、a1、a2、a3、a4、a5、a6和a7，同时，剩余的输入比特a8和a9填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500提供给乘法器510基本代码字W1＝10101010101010110101010101010100，提供给乘法器512基本代码字W2＝01100110011001101100110011001100，提供给乘法器514基本代码字W4＝00011110000111100011110000111100，提供给乘法器516基本代码字W8＝00000001111111100000001111111100，和提供给乘法器518基本代码字W16＝00000000000000011111111111111101。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0，并提供输出给异或算子540；乘法器512以码元为单位用基本代码字W2乘以输入比特a1，并提供输出给异或算子540；乘法器514以码元为单位用基本代码字W4乘以输入比特a2，并提供输出给异或算子540；乘法器516以码元为单位用基本代码字W8乘以输入比特a3，并提供输出给异或算子540；和乘法器518以码元为单位用基本代码字W16乘以输入比特a4，并提供输出给异或算子540。另外，全1码发生器502生成一长度为32的全1基本代码字并将生成的全1基本代码字输入乘法器520。然后乘法器520以码元为单位用输入比特a5乘全1基本代码字并将其输出给异或算子540.此外，掩码发生器504提供给乘法器522基本代码字M1＝0101 0000 1100 0111 1100 0001 1101 1101，和提供给乘法器524基本代码字M2＝0000 0011 1001 1011 1011 0111 0001 1100。然后，乘法器522以码元为单位用输入比特a6乘基本代码字M1并输出到异或算子540，和乘法器524以码元为单位用输入比特a7乘基本代码字M2并输出到异或算子540。此外，掩码发生器504生成基本代码字M4和M8，并分别将生成的基本代码字M4和M8输入乘法器526和528。但是，因为施加到乘法器526和528的输入比特a8和a9都是0，乘法器526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514、516、518、520、522和524的输出值决定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有0-31的32个编码码元中第1、7、13、15、20、25、30和31个编码的码元。换句话说，删截器560在32个编码码元中删截8个码元，从而输出24个非删截编码码元。
3)信息比特率＝3∶7
对于3∶7的信息比特率，编码器400作为(9，3)编码器，同时编码器405作为(21，7)编码器。因此，以下将分别描述编码器400和405的操作。
首先，描述编码器400的操作。
3个输入比特提供给编码器400作为输入比特a0、a1和a2，同时，剩余的输入比特a3、a4、a5、a6、a7、a8和a9都填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500生成基本代码字W1＝10101010101010110101010101010100给乘法器510，生成基本代码字W2＝01100110011001101100110011001100给乘法器512，和生成基本代码字W4＝00011110000111100011110000111100给乘法器514。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0并提供输出给异或算子540，乘法器512以码元为单位用基本代码字W2乘以输入比特a1并提供输出给异或算子540，和乘法器514以码元为单位用基本代码字W4乘以输入比特a2并提供输出给异或算子540。另外，沃尔什码发生器500生成其他基本代码字W8和W16，并将它们分别输入乘法器516和518。全1码发生器502生成一全1基本代码字并将生成的全1基本代码字输入乘法器520。掩码发生器504生成基本代码字M1、M2、M4和M8，并分别输入生成的基本代码字M1、M2、M4和M8给乘法器522、524、526和528。但是，因为分别施加到乘法器516、518、520、522、524、526和528上的输入比特a3、a4、a5、a6、a7、a8和a9都是0，所以乘法器516、518、520、522、524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512和514的输出值而确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有第0-31的32个编码码元中第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元。换句话说，删截器560从32个编码码元中删截23个码元，从而输出9个非删截编码码元。
下面将描述编码器405的操作。
7个输入比特提供给编码器405作为输入比特a0，a1，a2，a3，a4，a5和a6，同时，剩余的输入比特a7、a8和a9填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500提供给乘法器510基本代码字W1＝10101010101010110101010101010100，提供给乘法器512基本代码字W2＝01100110011001101100110011001100，提供给乘法器514基本代码字W4＝00011110000111100011110000111100，提供给乘法器516基本代码字W8＝00000001111111100000001111111100，和提供给乘法器518基本代码字W16＝00000000000000011111111111111101。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0，并提供输出给异或算子540；乘法器512以码元为单位用基本代码字W2乘以输入比特a1，并提供输出给异或算子540；乘法器514以码元为单位用基本代码字W4乘以输入比特a2，并提供输出给异或算子540；乘法器516以码元为单位用基本代码字W8乘以输入比特a3，并提供输出给异或算子540；和乘法器518以码元为单位用基本代码字W16乘以输入比特a4，并提供输出给异或算子540。另外，全1码发生器502生成一长度为32的全1基本代码字并将生成的全1基本代码字输入乘法器520。然后乘法器520以码元为单位用输入比特a5乘全1基本代码字并将其输出给异或算子540。此外，掩码发生器504提供给乘法器522基本代码字M1＝0101 0000 1100 0111 1100 0001 1101 1101。然后，乘法器522以码元为单位用输入比特a6乘基本代码字M1并输出到异或算子540。此外，掩码发生器504生成基本代码字M2、M4和M8，并分别将生成的基本代码字M2、M4和M8输入乘法器524、526和528。但是，因为施加到乘法器524、526和528的输入比特a7、a8和a9都是0，乘法器524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514、516、518、520和522的输出值确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有第0-31的32个编码码元中第0、1、2、3、4、5、7、12、18、21、24个编码的码元。换句话说，删截器560在32个编码码元中删截11个码元，从而输出21个非删截编码码元。
4)信息比特率＝4∶6
对于4∶6的信息比特率，编码器400作为(12，4)编码器，同时编码器405作为(18，6)编码器。因此，以下将分别描述编码器400和405的操作。
首先，描述编码器400的操作。
4个输入比特提供给编码器400作为输入比特a0、a1、a2和a3，同时，剩余的输入比特a4、a5、a6、a7、a8和a9都填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500生成基本代码字W1＝10101010101010110101010101010100给乘法器510，生成基本代码字W2＝01100110011001101100110011001100给乘法器512，生成基本代码字W4＝00011110000111100011110000111100给乘法器514，和生成基本代码字W8＝00000001111111100000001111111100给乘法器516。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0并提供输出给异或算子540，乘法器512以码元为单位用基本代码字W2乘以输入比特a1并提供输出给异或算子540，乘法器514以码元为单位用基本代码字W4乘以输入比特a2并提供输出给异或算子540，和乘法器516以码元为单位用基本代码字W8乘以输入比特a3并提供输出给异或算子540。另外，沃尔什码发生器500生成其他基本代码字W16，并将它输入乘法器518。全1码发生器502生成一全1基本代码字并将生成的全1基本代码字输入乘法器520。掩码发生器504生成基本代码字M1、M2、M4和M8，并分别输入生成的基本代码字M1、M2、M4和M8给乘法器522、524、526和528。但是，因为分别施加到乘法器518、520、522、524、526和528上的输入比特a4、a5、a6、a7、a8和a9都是0，所以乘法器518、520、522、524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514和516的输出值而确定的值。将异或算子540输出的32码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，给控制信号根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有第0-31的32个编码码元中第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元。换句话说，删截器560从32个编码码元中删截20个码元，从而输出12个非删截编码码元。
下面将描述编码器405的操作。
6个输入比特提供给编码器405作为输入比特a0、a1、a2、a3、a4、和a5，同时，剩余的输入比特a6、a7、a8和a9填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500提供给乘法器510基本代码字W1＝10101010101010110101010101010100，提供给乘法器512基本代码字W2＝01100110011001101100110011001100，提供给乘法器514基本代码字W4＝00011110000111100011110000111100，提供给乘法器516基本代码字W8＝00000001111111100000001111111100，和提供给乘法器518基本代码字W16＝00000000000000011111111111111101。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0，并提供输出给异或算子540；乘法器512以码元为单位用基本代码字W2乘以输入比特a1，并提供输出给异或算子540；乘法器514以码元为单位用基本代码字W4乘以输入比特a2，并提供输出给异或算子540；乘法器516以码元为单位用基本代码字W8乘以输入比特a3，并提供输出给异或算子540；和乘法器518以码元为单位用基本代码字W16乘以输入比特a4，并提供输出给异或算子540。另外，全1码发生器502生成一长度为32的全1基本代码字并将生成的全1基本代码字输入乘法器520。然后乘法器520以码元为单位用输入比特a5乘全1基本代码字并将其输出给异或算子540。此外，掩码发生器504生成基本代码字M1、M2、M4和M8，并分别将基本代码字M1、M2、M4和M8输入乘法器522、524、526和528。但是，因为施加到乘法器522、524、526和528的输入比特a6、a7、a8和a9都是0，乘法器522、524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514、516、518和520的输出值确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有第0-31的32个编码码元中第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元。换句话说，删截器560在32个编码码元中删截14个码元，从而输出18个非删截编码码元。
5)信息比特率＝5∶5
对于5∶5的信息比特率，编码器400和405都作为(15，3)编码器。因此，以下将描述编码器400和405的操作。
5个输入比特提供给编码器400作为输入比特a0、a1、a2、a3和a4，同时，剩余的输入比特a5、a6、a7、a8和a9都填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500生成基本代码字W1＝10101010101010110101010101010100给乘法器510，生成基本代码字W2＝01100110011001101100110011001100给乘法器512，生成基本代码字W4＝00011110000111100011110000111100给乘法器514，生成基本代码字W8＝00000001111111100000001111111100给乘法器516，和生成基本代码字W16＝00000000000000011111111111111101给乘法器518。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0并提供输出给异或算子540，乘法器512以码元为单位用基本代码字W2乘以输入比特a1并提供输出给异或算子540，乘法器514以码元为单位用基本代码字W4乘以输入比特a2并提供输出给异或算子540，乘法器516以码元为单位用基本代码字W8乘以输入比特a3并提供输出给异或算子540，和乘法器518以码元为单位用基本代码字W16乘以输入比特a4并提供输出给异或算子540。另外，全1码发生器502生成一全1基本代码字并将生成的全1基本代码字输入乘法器520。掩码发生器504生成基本代码字M1、M2、M4和M8，并分别输入生成的基本代码字M1、M2、M4和M8给乘法器522、524、526和528。但是，因为分别施加到乘法器520、522、524、526和528上的输入比特a5、a6、a7、a8和a9都是0，所以乘法器520、522、524、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514、516和518的输出值而确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，该控制信号根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有第0-31的32个编码码元中第0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、30和31个编码的码元。换句话说，删截器560从32个编码码元中删截17个码元，从而输出15个非删截编码码元。
根据第一实施例，很自然(21，7)编码器顺序的接收7个输入比特a0、a1、a2、a3、a4、a5和a6。但是，在这个方法中，线性分组码的最小距离是7，而不是最优码的最小距离8。通过简单改变输入比特，(21，7)编码器可以产生具有最小距离为8的最优码。在下面的描述中，根据第二实施例给出了生成最优(21，7)码的方法。第二实施例除了(21，7)编码器和解码器外，其他操作与第一实施例类似。因此，在第二实施例中仅描述(21，7)编码器和解码器的操作。
第二实施例
根据第二实施例，参考图5将描述操作(21，7)码的图4中编码器405的操作。
7个输入比特提供给编码器405作为输入比特a0、a1、a2、a3、a4、a6和a7，同时，剩下的输入比特a5、a8和a9填入‘0’。输入比特a0施加到乘法器510上，输入比特a1施加到乘法器512上，输入比特a2施加到乘法器514上，输入比特a3施加到乘法器516上，输入比特a4施加到乘法器518上，输入比特a5施加到乘法器520上，输入比特a6施加到乘法器522上，输入比特a7施加到乘法器524上，输入比特a8施加到乘法器526上，和输入比特a9施加到乘法器528上。同时，沃尔什码发生器500生成基本代码字W1＝10101010101010110101010101010100给乘法器510，生成基本代码字W2＝01100110011001101100110011001100给乘法器512，生成基本代码字W4＝00011110000111100011110000111100给乘法器514，生成基本代码字W8＝00000001111111100000001111111100给乘法器516，和生成基本代码字W16＝00000000000000011111111111111101给乘法器518。然后乘法器510以码元为单位用基本代码字W1乘以输入比特a0并提供输出给异或算子540，乘法器512以码元为单位用基本代码字W2乘以输入比特a1并提供输出给异或算子540，乘法器514以码元为单位用基本代码字W4乘以输入比特a2并提供输出给异或算子540，乘法器516以码元为单位用基本代码字W8乘以输入比特a3并提供输出给异或算子540，和乘法器518以码元为单位用基本代码字W16乘以输入比特a4并提供输出给异或算子540。
另外，掩码发生器504提供给乘法器522基本代码字M1＝0101 0000 11000111 1100 0001 1101 1101，和提供给乘法器524基本代码字M2＝0000 00111001 1011 1011 0111 0001 1100。然后乘法器522以码元为单位用输入比特a6乘基本代码字M1并将其输出给异或算子540，和乘法器524以码元为单位用输入比特a7乘基本代码字M2并将其输出给异或算子540。此外，全1码发生器502生成一长度32的全1基本代码字并将生成的全1基本代码字输入乘法器520，并且掩码发生器504生成基本代码字M4和M8，并分别输入生成基本代码字M4和M8给乘法器526和528。但是，因为分别施加到乘法器520、526和528上的输入比特a5、a8和a9都是0，所以乘法器520、526和528输出0(没有信号)给异或算子540，因此不影响异或算子540的输出。即，通过异或算子540异或乘法器510、512、514、516、518、520、522、524、526和528的输出值确定的值等于异或乘法器510、512、514、516、518、522和524的输出值而确定的值。将异或算子540输出的32个码元输入删截器560。此时，控制器550接收码长信息并提供给删截器560一控制信号，该控制信号根据码长指示删截的位置。然后删截器560根据控制器550输出的控制信号删截所有第0-31的32个编码码元中第0、2、6、7、9、10、12、14、15、29、30个编码的码元。换句话说，删截器560从32个编码码元中删截11个码元，从而输出21个非删截编码码元。
根据第二实施例，参考图7描述用(21，7)码操作的图6中解码器605的操作。
参考图7，接收到的码元r(t)输入给零插入器700，同时，提供码长信息给控制器770。控制器770根据接收到的码元的码长存储删截位置(0、2、6、7、9、10、12、14、15、29、30)，并提供给零插入器700存储的删截位置信息。例如，控制器770提供给零插入器700用于编码率(21，7)的关于上述11个删截位置的信息。然后零插入器700根据删截位置控制信息在删截位置插入0，并输出长度32的码元流。码元流提供给反向快速哈达码变换器(IFHTinverse fast Hadamard transformer)720和乘法器701-715。从掩码发生器710的基本代码字M1、M2、M4、M8生成的掩码代码字M1-M15分别乘以提供给乘法器701-715的信号。乘法器701-715的输出码元分别提供给转换器752-765。对于使用两个基本代码字(M1，M2)的(21，7)编码器，仅连接三个转换器(752，753，754)。然后，四个IFHT(720，721，722，723)对它们接收到的32个码元执行反向快速哈达码变换(IFHT)。反向快速哈达码变换是用于获得接收的32个码元和长度32的沃尔什码间相关值的函数。每个反向快速哈达码变换器(IFHT)720、721、722、723输出所接收到的码元的最高相关值和与最高相关值对应的沃尔什索引(Walsh index)。然后相关比较器740比较IFHT(720、721、722、723)输出的相关值，并输出与最高相关值对应的沃尔什索引。可以从沃尔什索引(5比特)中得到解码的TFCI比特并且可以得到与最高相关值对应的掩码代码字索引(2比特)。在本实施例中，因为解码器顺序接收到第一5个输入比特，然后在插入一0比特后接收到剩下的2个输入比特，解码的TFCI比特是沃尔什索引、掩码代码字索引和插入到沃尔什索引与掩码代码字索引间的0的组合。
到此为止，描述了对于信息比特率为9∶1、8∶2、7∶3和6∶4的编码器400和405的操作。
在完成发送器的上述编码操作后，多路复用器410时分复用从编码器400和405输出的编码码元，从而输出多路复用的30个码元的信号。
下面，将描述多路复用器410如何多路复用编码的DSCH和DCH。多路复用器410多路复用从编码器400和405输出的编码码元以便30个编码码元尽可能的排列均匀。
在下面的描述中，假设用于DCH的TFCI和用于DSCH的TFCI分别包括m比特和n比特。m∶n的可能的比例是(m∶n)＝1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2或9∶1。
首先，考虑m＞n的情况。即使在n＞m的情况下，也可以按照如下方法通过互换n和m排列用于DCH和DSCH的TFCI。
在上述的编码方法中，如果用于DCH和DSCH的TFCI分别包括m个比特和n个比特，那么编码后产生的比特数分别是m*3和n*3。因此，为了选择用来发送生成的编码码元的位置，将通过DPCCH发送的30个比特用10个比特划分，然后排列通过将DCH的m*3比特分成3个相等的部分确定的m比特和通过将n*3比特分成3个相等的部分确定的n比特。
接着，描述通过使用所给的10个比特排列DCH的m比特和DSCH的n比特的方法。
令L代表10个比特的第L比特。
Figure C0180305800341
在公式(1)和(2)中，代表小于或等于给定值x的整数中的最大值，和
Figure C0180305800344
代表大于或等于给定值x的整数中的最小值。
在公式(2)中，F(-1)定义为zero(0)。即F(-1)＝0。下述公式(3)中定义了使用上述公式排列DCH的m比特和DSCH的n比特的方法。DSCH的比特在10L值中顺序排列成nL值。
L＝F(l-1)+G(l)+l     ............(3)
在公式(3)中，l(1≤l≤n)代表DSCH的n比特中第l比特。因此，方程(3)用来计算对应于DSCH的10个比特中的第l位置相符的值。
DCH的m比特排列成L值而不是10L值中方程(3)给出的值。其定义如下面的方程(4)。
F(l-2)+G(l-1)+l≤L≤F(l-1)+G(l)+l-1    ...........(4)
在公式(4)中，l值范围是1≤l≤n。
下表4给出了在m∶n＝9∶1、8∶2、7∶3、6∶4、5∶5各个情况下的F(k)和G(k)。
表4
Figure C0180305800351
图9是用于解释对于m∶n＝6∶4如何将用于DCH的TFCI比特和用于DSCH的TFCI比特匹配成30个DPCCH比特的图。如表4所示，对于m∶n＝6∶4，DSCH的位置对应于L值是2、4、7和9的情况。
然后多路复用的信号施加到多路复用器420，此处它们与其他信号例如图8中所示的传输功率控制(TPC)比特和导频比特时分复用。扩频器430以码元为单位使用从用于信道化的扩频码发生器435提供的扩频码信道扩频多路复用的码元，并在码片(chip)单元输出经信道扩频的信号。扰码器440使用扰码发生器445生成的扰码信道扩频信号。
图6根据本发明实施例显示了接收器的结构。参考图6，接收的信号通过解扰码器640使用扰码发生器645生成的扰码进行解扰。解扰的码元通过解扩频器630使用扩频码发生器635生成的扩频码对解扰的信号进行解扩频(despread)。多路分解器(demultiplexer)620将解扩频接收的信号多路分解成TFCI比特和其他信号，例如TPC比特、导频比特和反馈信号。根据基于用于DSCH的TFCI比特和用于DCH的TFCI比特的信息比特率的码长控制信息，多路分解器610再次将多路分解的TFCI码元多路分解成用于DSCH的编码的TFCI码元和用于DCH的编码的TFCI码元，然后分别发送给相关的解码器600和605。根据基于用于DSCH的TFCI比特和用于DCH的TFCI比特的信息比特率的码长控制信息，解码器600和605分别解码用于DSCH的编码的TFCI码元和用于DCH的编码的TFCI码元，然后分别输出用于DSCH的TFCI比特和用于DCH的TFCI比特。
图7显示了解码器600和605的详细结构。参考图7，接收的码元r(t)提供给零插入器700，同时，码长信息提供给控制器770。控制器770根据接收到码元的码长存储删截位置信息，并提供给零插入器700存储的删截位置信息。例如，控制器770提供给零插入器700对于编码率(3，1)的关于29个删截位置的信息，对于编码率(6，2)的关于26个删截位置的信息，对于编码率(9，3)的关于23个删截位置的信息，对于编码率(12，4)的关于20个删截位置的信息，对于编码率(18，6)的关于14个删截位置的信息，对于编码率(21，7)的关于11删截位置的信息，对于编码率(24，8)的关于8个删截位置的信息，和对于编码率(27，9)的关于5个删截位置的信息。对各个情况，删截位置与在编码器的描述中所给出的一样。零插入器700根据删截位置控制信息在删截位置插入0，然后，输出长度32的码元流。码元流提供给反向快速哈达码变换部分(IFHT)720和乘法器701至715。输入乘法器701-715的信号分别乘以从掩码发生器710的基本代码字M1、M2、M4、M8生成的掩码函数M1-M15。乘法器701-715的输出码元分别提供给转换器751-765。此时，根据接收的码长信息，控制器770提供给转换器751-765代表使用/不使用掩码函数的控制信息。对于不使用掩码函数的(3，1)、(6，2)、(9，3)、(12，4)和(18，6)编码器，根据控制信息，全部断开转换器752、754和756。对于仅使用一个基本代码字的(21，7)编码器，根据基于编码率使用的掩码函数的数量仅连接和控制转换器752。然后，IFHT720、724和726各自对它们接收的32个码元执行IFTH，并计算相关和具有沃尔什码和0(因为提供给IFHT720的信号没有乘以任何掩码函数)之间相关中最大相关的沃尔什码的索引，用于指示乘以接收到的信号的掩码函数的索引，来获得接收的32个码元和长度32的沃尔什码之间的相关值。然后相关比较器740比较IFTH提供的相关值。可以实现来自沃尔什索引(5比特)的解码的TFCI比特和与最高相关值相符的代码字索引(2比特)。解码的TFCI比特是沃尔什索引和代码字索引的组合。
迄今，已经描述了硬拆分方案的结构和操作。现在，参考图10-13，将描述用于实现本发明目的的方法。
图10显示了用于逻辑拆分技术的节点B和RNC之间互换信号消息和数据的过程。图11显示了根据本发明实施例的SRNC的操作。图12显示了根据本发明实施例的DRNC的操作。图13显示了图8所示的包括从DRNC传送到SRNC的信息的控制帧结构。
首先参考图10，在步骤401，当有DSCH数据需要发送时，SRNC10的RLC11发送DSCH数据给SRNC10的MAC-D13。在步骤402，一旦从RLC11接收到DSCH数据，SRNC10的MAC-D13发送接收到的DSCH数据给DRNC20的MAC-C/SH21。此时，使用帧协议在Iur上发送DSCH数据。在步骤403，一旦接收到DSCH数据，DRNC20的MAC-C/SH21确定DSCH数据的发送时间，然后发送确定的传输时间信息和用于DSCH数据的TFCI给SRNC10的MAC-D13。在完成步骤403的发送传输时间信息和用于DSCH数据的TFCI给SRNC10的MAC-D13后，在步骤404，DRNC20的MAC-C/SH21发送DSCH数据给节点B的L130。此时，DSCH数据以在步骤403确定的(计划的)传输时间发送。在步骤405，一旦接收到传输时间信息和来自DRNC20的MAC-C/SH21的、用于DSCH数据的TFCI，在传输时间以前，SRNC10的MAC-D13发送TFCI和传输时间信息给节点B的L130。此时，使用控制帧发送数据。此外，在步骤406，SNRC10的MAC-D13确定DCH数据和用于DCH的TFCI，并将它们发送给节点B的L130。在步骤404发送的DSCH数据和在步骤405发送的TFCI与步骤403确定的发送时间相关。即在步骤405发送的TFCI比在步骤404中通过PDSCH发送的DSCH数据早一帧在DPCCH上发送给UE。在步骤404、405和406，使用帧协议发送数据和TFCI。特别是，在步骤406，通过控制帧发送TFCI。一旦接收到在步骤404、405和406发送的数据和TFCI，在步骤407，节点B的L130在DPSCH上发送DSCH数据给UE的L141。此外，在步骤408，节点B的L130在DPCH上发送TFCI给UE的L141。此时，节点B的L130使用在步骤405和406接收的TFCI或TFI产生TFCI，然后使用DPCCH发送产生的TFCI。
图11显示了根据本发明实施例的SRNC的操作。参考图11，在步骤411，SRNC准备要发送的DSCH数据。在准备完要发送的DSCH数据后，在步骤412，SRNC通过RLC和MAC-D发送DSCH数据给DRNC。在完成步骤412的向DRNC发送DSCH数据后，在步骤413，SRNC接收用于DSCH数据的调度信息，即发送时间信息和TFCI。此时，使用控制帧接收调度信息。
在图13，CFN(连接帧数)代表要发送的帧的特殊的数，这是关于何时发送DSCH数据的传输时间的信息。此外，图13的TFCI(域#2)代表要发送的用于DSCH数据的TFCI信息。
参考图11在步骤414，SRNC发送给节点B填满传输时间信息和用于DSCH的TFCI信息的控制帧。控制帧应该在传输时间之前到达节点B。在步骤415，SRNC发送DCH数据和用于DCH的TFCI给节点B。
图12显示了根据本发明实施例的DRNC的操作。参考图12，在步骤501，DRNC接收在图11的步骤413由SRNC发送的DSCH数据。在步骤502，一旦接收到DSCH数据，DRNC计划来自多个RNC的DSCH。即DRNC确定(计划)传输时间，在此期间将发送从多个RNC接收的DSCH和由DRNC本身创建的DSCH，而且也考虑在发送期间使用的信道而计划TFI或TFCI。在完成步骤502的计划传输时间和TFI或TFCI之后，在步骤503，DRNC使用控制帧发送计划的传输时间信息和TFCI信息给SRNC。此时发送的控制帧具有如图8所示结构。在发送计划的时间信息和TFCI信息后，在步骤504，DRNC在计划的时间发送DSCH数据给节点B。
如上所述，本发明实施例可以使用单个编码器/解码器结构编码/解码多种类型的TFCI比特。另外，本实施例多路复用使用不同编码技术编码的TFCI码元，以便TFCI码元在发送前可以均匀分布。对于10个输入比特，根据DSCH和DCH的发送数据比特选择1∶9、2∶8、3∶7、4∶6、5∶5、6∶4、7∶3、8∶2和9∶1比例之一执行TFCI编码。另外，如果以逻辑拆分模式从DRNC分离SRNC，那么本发明实施例可以从DRNC的MAC-C/SH发送计划信息给SNRC的MAC-D。此外，本实施例可以发送信号消息以便独立使用硬拆分技术和逻辑拆分技术，它们是用于为DSCH发送TFCI的不同的技术。
尽管本发明是参考特定的优选实施例来描述的，但本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以对其进行形式和细节的各种改动。

Claims (37)

1. 一种用于在CDMA(码分多址)移动通信系统中发送TFCI比特(传输格式组合指示符)的装置，该系统包括UE(用户设备)和节点B，用于在第一信道和第二信道给UE发送信息比特，根据第二信道的信息比特和第一信道的信息比特来编码TFCI比特，和在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上发送编码的TFCI比特，所述装置包括：
第一TFCI比特发生器，用于根据第一信道的信息比特产生第一TFCI比特；
第二TFCI比特发生器，用于根据第二信道的信息比特产生第二TFCI比特；
编码器，用于通过使用第二阶里德-缪勒码的子码来分别编码第一TFCI比特和第二TFCI比特，以便编码的第一TFCI比特数和编码的第二TFCI比特数是根据第一TFCI比特数和第二TFCI比特数的比例而变化的。
2. 根据权利要求1所述的装置，其中第一信道是下行链路共享信道(DSCH)，第二信道是专用物理数据信道(DPDCH)以及第三信道是专用物理控制信道(DPCCH)。
3. 根据权利要求1所述的装置，其中当第一TFCI比特数是1和第二TFCI比特数是9时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、2、8、19和20个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
4. 根据权利要求1所述的装置，其中当第一TFCI比特数是2和第二TFCI比特数是8时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第1、7、13、15、20、25、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
5. 根据权利要求1所述的装置，其中当第一TFCI比特数是3和第二TFCI比特数是7时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、1、2、3、4、5、7、12、18、21、24个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
6. 根据权利要求1所述的装置，其中当第一TFCI比特数是4和第二TFCI比特数是6时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
7. 一种用于在CDMA移动通信系统中编码TFCI(传输格式组合指示符)比特的装置，该系统包括UE和节点B，用于在第一信道和第二信道上给UE发送信息比特，根据第二信道的信息比特和第一信道的信息比特来编码TFCI比特，和在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上发送编码的TFCI比特，所述装置包括：
TFCI比特发生器，用于产生TFCI比特，TFCI比特数是根据第一信道与第二信道的信息比特率而变化的；
码长信息发生器，用于产生根据信息比特率设置代码字长度的码长信息；
沃尔什码发生器，用于产生第一到第五基本沃尔什代码字；
序列发生器，用于产生全1序列；
掩码发生器，用于产生第一到第四基本掩码；
第一到第十乘法器，用于分别乘第一到第五基本沃尔什代码字、全1序列和第一到第四基本掩码乘TFCI比特；
加法器，用于将第一到第十乘法器的输出加起来；
删截器，用于根据码长信息删截加法器输出的代码字。
8. 根据权利要求7所述的装置，其中第一信道是下行链路共享信道(DSCH)、第二信道是专用物理数据信道(DPDCH)以及第三信道是专用物理控制信道(DPCCH)。
9. 一种用于在CDMA移动通信系统中根据第一信道与第二信道的信息比特率编码TFCI(传输格式组合指示符)比特的装置，包括：
第一编码器，用于通过使用第二阶里德-缪勒码的子码来编码代表第一信道的传输格式组合的TFCI比特；
第二编码器，用于通过使用第二阶里德-缪勒码的子码来编码代表第二信道的传输格式组合的TFCI比特；和
多路复用器，用于多路复用第一和第二编码器的输出，以在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上发送编码的TFCI比特。
10. 根据权利要求9所述的装置，其中第一TFCI比特是用于DSCH的TFCI比特和第二TFCI比特是用于DPDCH的TFCI比特。
11. 根据权利要求9所述的装置，其中当第一TFCI比特数是1和第二TFCI比特数是9时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、2、8、19和20个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
12. 根据权利要求9所述的装置，其中当第一TFCI比特数是2和第二TFCI比特数是8时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第1、7、13、15、20、25、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
13. 根据权利要求9所述的装置，其中当第一TFCI比特数是3和第二TFCI比特数是7时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、1、2、3、4、5、7、12、18、21、24个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
14. 根据权利要求9所述的装置，其中当第一TFCI比特数是4和第二TFCI比特数是6时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
15. 一种用于在CDMA移动通信系统中接收TFCI(传输格式组合指示符)比特的装置，该系统包括UE和节点B，用于在第一信道和第二信道中给UE发送信息比特，将用于第一信道的TFCI比特编码成第一TFCI码元和将用于第二信道的TFCI比特编码成第二TFCI码元，和在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上发送第一TFCI码元和第二TFCI码元，所述装置包括：
多路分解器，用于将接收到的TFCI码元分解成第一TFCI码元和第二TFCI码元；和
解码器，用于在第一和第二预定的位置分别将0插入第一TFCI码元和第二TFCI码元，和通过使用反向快速哈达码变换(IFHT)解码零插入的第一和第二TFCI码元，
其中，第一TFCI比特数和第二TFCI比特数根据第一信道和第二信道的信息比特率而变化。
16. 根据权利要求15所述的装置，其中第一信道是下行链路共享信道(DSCH)，第二信道是专用物理数据信道(DPDCH)以及第三信道是专用物理控制信道(DPCCH)。
17. 根据权利要求15所述的装置，其中当第一TFCI比特数是1和第二TFCI比特数是9时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、2、8、19和20个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
18. 根据权利要求15所述的装置，其中当第一TFCI比特数是2和第二TFCI比特数是8时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第1、7、13、15、20、25、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
19. 根据权利要求15所述的装置，其中当第一TFCI比特数是3和第二TFCI比特数是7时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、1、2、3、4、5、7、12、18、21、24个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
20. 根据权利要求15所述的装置，其中当第一TFCI比特数是4和第二TFCI比特数是6时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
21. 一种用于在CDMA移动通信系统中发送TFCI(传输格式组合指示符)比特的方法，该系统包括UE和节点B，用于在第一信道和第二信道上向UE发送信息比特，在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上发送第一编码的TFCI比特和第二编码的TFCI比特，所述方法包括步骤：
通过使用第二阶里德-缪勒码的子码来分别编码代表第一信道的传输格式组合的第一TFCI比特来产生第一编码的码元和代表第二信道的传输格式组合的第二TFCI比特来产生第二编码的码元；和
多路复用第一编码的TFCI比特和第二编码的TFCI比特；和
在第三信道上发送多路复用的编码的TFCI比特，
其中，第一TFCI比特数和第二TFCI比特数根据第一信道和第二信道的信息比特率而变化。
22. 根据权利要求21所述的方法，其中第一信道是下行链路共享信道(DSCH)，第二信道是专用物理数据信道(DPDCH)以及第三信道是专用物理控制信道(DPCCH)。
23. 根据权利要求21所述的方法，其中当第一TFCI比特数是1和第二TFCI比特数是9时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、2、8、19和20个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
24. 根据权利要求21所述的方法，其中当第一TFCI比特数是2和第二TFCI比特数是8时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第1、7、13、15、20、25、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
25. 根据权利要求21所述的方法，其中当第一TFCI比特数是3和第二TFCI比特数是7时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、1、2、3、4、5、7、12、18、21、24个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
26. 根据权利要求21所述的方法，其中当第一TFCI比特数是4和第二TFCI比特数是6时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
27. 一种用于在CDMA移动通信系统中接收TFCI(传输格式组合指示符)比特的方法，该系统包括UE和节点B，用于在第一信道和第二信道上向UE发送信息比特，在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上发送第一编码的TFCI比特和第二编码的TFCI比特，所述方法包括步骤：
将接收的编码的TFCI比特多路分解成第一编码的TFCI比特和第二编码的TFCI比特；
在第一和第二预定的位置别将0插入第一编码的TFCI比特和第二编码的TFCI比特；和
解码插入零的第一和第二TFCI比特，
其中，第一TFCI比特数和第二TFCI比特数根据第一信道与第二信道的信息比特率而变化。
28. 根据权利要求27所述的方法，其中第一信道是下行链路共享信道(DSCH)，第二信道是专用物理数据信道(DPDCH)以及第三信道是专用物理控制信道(DPCCH)。
29. 根据权利要求27所述的方法，其中当第一TFCI比特数是1和第二TFCI比特数是9时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、2、8、19和20个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
30. 根据权利要求27所述的方法，其中当第一TFCI比特数是2和第二TFCI比特数是8时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第1、7、13、15、20、25、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
31. 根据权利要求27所述的方法，其中当第一TFCI比特数是3和第二TFCI比特数是7时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、1、2、3、4、5、7、12、18、21、24个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
32. 根据权利要求27所述的方法，其中当第一TFCI比特数是4和第二TFCI比特数是6时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
33. 一种用于在CDMA移动通信系统中根据第一信道TFCI和第二信道TFCI的信息比特率来编码用于第一信道的TFCI比特和用于第二信道的TFCI比特的方法，所述方法包括步骤：
根据第一信道的数据产生m个第一TFCI比特和根据第二信道的数据产生n个第二TFCI比特；
编码在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上的第一TFCI比特来产生第一编码的TFCI码元；
编码在建立以用来发送用于第一信道和第二信道的控制数据的第三信道上的第二TFCI比特来产生第二编码的TFCI码元；和
多路复用第一编码的TFCI码元和第二编码的TFCI码元以便均匀分布第一和第二TFCI码元。
34. 根据权利要求33所述的方法，其中当第一TFCI比特数是1和第二TFCI比特数是9时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、2、8、19和20个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
35. 根据权利要求33所述的方法，其中当第一TFCI比特数是2和第二TFCI比特数是8时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第1、7、13、15、20、25、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
36. 根据权利要求33所述的方法，其中当第一TFCI比特数是3和第二TFCI比特数是7时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、1、2、3、4、5、7、12、18、21、24个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
37. 根据权利要求33所述的方法，其中当第一TFCI比特数是4和第二TFCI比特数是6时，第二阶里德-缪勒码的子码的第一删截位置是在所有从第0到第31码元的32个编码的第一码元中的第0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列，和第二阶里德-缪勒码的子码的第二删截位置是在所有从第0到第31码元的32个编码的第二码元中的第0、7、9、11、16、19、24、25、26、27、28、29、30和31个编码的码元或是在所有从第0到第31比特的32个比特中的基本序列。
CNB018030580A 2000-10-09 2001-10-09 异步码分多址通信系统中编解码传输格式组合指示符位的装置和方法 Expired - Fee Related CN100420167C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20000059359 2000-10-09
KR2000/59359 2000-10-09
KR20000059863 2000-10-11
KR2000/59863 2000-10-11

Publications (2)

Publication Number Publication Date
CN1393071A CN1393071A (zh) 2003-01-22
CN100420167C true CN100420167C (zh) 2008-09-17

Family

ID=26638454

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018030580A Expired - Fee Related CN100420167C (zh) 2000-10-09 2001-10-09 异步码分多址通信系统中编解码传输格式组合指示符位的装置和方法

Country Status (8)

Country Link
US (1) US7088700B2 (zh)
EP (1) EP1195934A3 (zh)
JP (1) JP3683252B2 (zh)
KR (1) KR100434470B1 (zh)
CN (1) CN100420167C (zh)
AU (1) AU767790B2 (zh)
CA (1) CA2393689C (zh)
WO (1) WO2002032016A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421164B1 (ko) * 2000-06-12 2004-03-04 삼성전자주식회사 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법
US6636167B1 (en) * 2000-10-31 2003-10-21 Intel Corporation Method of generating Huffman code length information
WO2002065648A1 (en) * 2001-02-15 2002-08-22 Samsung Electronics Co., Ltd Apparatus and method for coding/decoding channels in a mobile communication system
DE10208410B4 (de) * 2001-02-27 2006-05-24 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren für das Kodieren/Dekodieren von TFCI-Bits in einem asynchronen CDMA Kommunikationssystem
GB2387751B (en) * 2001-02-27 2004-09-01 Samsung Electronics Co Ltd Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system
KR100724847B1 (ko) 2001-05-09 2007-06-04 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법
GB2386809B (en) * 2001-06-28 2004-06-02 Samsung Electronics Co Ltd Apparatus and method for decoding TFCI bits for a hard split mode in a CDMA mobile communication system
US7436806B2 (en) * 2001-07-09 2008-10-14 Samsung Electronics Co., Ltd. Apparatus and method for symbol mapping TFCI bits for a hard split mode in a CDMA mobile communication system
GB2379839B (en) * 2001-09-12 2004-07-21 Ubinetics Ltd Apparatus and methods for block encoding data
TW586718U (en) * 2002-04-05 2004-05-01 Interdigital Tech Corp A controller which facilitates a serving HSDPA cell change
CN1494332A (zh) * 2002-11-01 2004-05-05 北京三星通信技术研究有限公司 一种用于数字通信系统的信道编译码方法及其装置
MXPA05004827A (es) * 2002-11-07 2005-07-22 Nokia Corp Transmision de datos en formato de transporte.
US20040170121A1 (en) * 2003-02-28 2004-09-02 Samsung Electronics Co., Ltd. Apparatus and method for transmitting header information in an ultra wide band communication system
KR100548346B1 (ko) * 2003-05-13 2006-02-02 엘지전자 주식회사 이동통신 시스템에서의 ｔｆｃｉ 전송 방법
US7283492B2 (en) * 2003-10-02 2007-10-16 Qualcomm Incorporated Systems and methods for multiplexing control information onto a physical data channel
UA83256C2 (ru) * 2003-10-02 2008-06-25 Квелкомм Инкорпорэйтед Система и способ мультиплексирования данных управления для множества каналов передачи данных в одном канале управления (варианты)
US7474643B2 (en) 2003-10-02 2009-01-06 Qualcomm Incorporated Systems and methods for communicating control data using multiple slot formats
EP1671510B1 (en) 2003-10-06 2009-07-22 Nokia Corporation A method and a device for reconfiguration in a wireless system
CN101019348A (zh) * 2004-09-15 2007-08-15 三星电子株式会社 移动通信系统中用于编码/解码传输信息的方法和设备
KR101125532B1 (ko) 2004-11-25 2012-03-26 에스티 에릭슨 에스에이 디코딩 장치, 수신기 장치, 디코딩 방법, 시스템 및 비일시적인 컴퓨터 판독 가능 매체
US8233452B2 (en) * 2007-09-18 2012-07-31 Qualcomm Incorporated Signaling transmission on shared and dedicated channels in a wireless communication system
DK2495879T3 (en) 2007-12-24 2015-03-02 Lg Electronics Inc Channel coding method with variable length information using a (32, 11) -blokkode
WO2009082146A2 (en) * 2007-12-24 2009-07-02 Lg Electronics Inc. Channel coding method of variable length information using block code
KR100983282B1 (ko) * 2007-12-24 2010-09-24 엘지전자 주식회사 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법
KR100970645B1 (ko) 2007-12-24 2010-07-15 엘지전자 주식회사 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법
US9397699B2 (en) 2009-07-21 2016-07-19 Ramot At Tel Aviv University Ltd. Compact decoding of punctured codes
US8516351B2 (en) 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8375278B2 (en) 2009-07-21 2013-02-12 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US8516352B2 (en) 2009-07-21 2013-08-20 Ramot At Tel Aviv University Ltd. Compact decoding of punctured block codes
US9749164B2 (en) * 2014-07-23 2017-08-29 Massachusetts Institute Of Technology Asynchronous digital communication
CN105376009A (zh) * 2014-08-27 2016-03-02 华为技术有限公司 一种上行数据传输方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038863A (ko) * 1998-12-09 2000-07-05 구자홍 이동 통신시스템에서의 멀티서비스를 제공하기 위한 티에프씨아이(tfci) 구현방법
KR20000055790A (ko) * 1999-02-10 2000-09-15 윤종용 이동통신시스템에서 송신 안테나 다이버시티 제어방법 및 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370669B1 (en) * 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
JP2000004215A (ja) * 1998-06-16 2000-01-07 Matsushita Electric Ind Co Ltd 送受信システム
US6247158B1 (en) * 1998-11-30 2001-06-12 Itt Manufacturing Enterprises, Inc. Digital broadcasting system and method
CA2268853C (en) * 1999-04-13 2011-08-02 Wen Tong Rate matching and channel interleaving for a communications system
ATE279827T1 (de) * 1999-07-06 2004-10-15 Samsung Electronics Co Ltd Vorrichtung zur kodierung eines transportformatindikators für ein kommunikationssystem
DE19946721A1 (de) * 1999-09-29 2001-05-03 Siemens Ag Verfahren und Vorrichtung zur Kanalkodierung in einem Nachrichtenübertragungssystem
KR100407942B1 (ko) * 1999-11-19 2003-12-01 엘지전자 주식회사 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000038863A (ko) * 1998-12-09 2000-07-05 구자홍 이동 통신시스템에서의 멀티서비스를 제공하기 위한 티에프씨아이(tfci) 구현방법
KR20000055790A (ko) * 1999-02-10 2000-09-15 윤종용 이동통신시스템에서 송신 안테나 다이버시티 제어방법 및 장치

Also Published As

Publication number Publication date
JP3683252B2 (ja) 2005-08-17
WO2002032016A1 (en) 2002-04-18
CN1393071A (zh) 2003-01-22
US7088700B2 (en) 2006-08-08
EP1195934A3 (en) 2006-05-24
AU767790B2 (en) 2003-11-27
CA2393689C (en) 2006-03-21
EP1195934A2 (en) 2002-04-10
CA2393689A1 (en) 2002-04-18
JP2004511952A (ja) 2004-04-15
KR20020028860A (ko) 2002-04-17
KR100434470B1 (ko) 2004-06-05
AU9604901A (en) 2002-04-22
US20020075811A1 (en) 2002-06-20

Similar Documents

Publication Publication Date Title
CN100420167C (zh) 异步码分多址通信系统中编解码传输格式组合指示符位的装置和方法
US7995552B2 (en) Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system
US7068638B2 (en) Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system
KR100396503B1 (ko) 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법
CN100418311C (zh) 符号映射传输格式组合指示符位的设备和方法
RU2233540C2 (ru) Устройство и способ преобразования в символы бит указателя tfci для режима жесткого разбиения в системе мобильной связи cdma
RU2235433C2 (ru) Устройство и способ кодирования / декодирования битов указателя комбинации транспортных форматов (уктф) в асинхронной системе связи мдкр

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20091109