JP3683252B2 - 分割モードによる送信フレーム情報ビットの符号化装置及び方法 - Google Patents
分割モードによる送信フレーム情報ビットの符号化装置及び方法 Download PDFInfo
- Publication number
- JP3683252B2 JP3683252B2 JP2002535294A JP2002535294A JP3683252B2 JP 3683252 B2 JP3683252 B2 JP 3683252B2 JP 2002535294 A JP2002535294 A JP 2002535294A JP 2002535294 A JP2002535294 A JP 2002535294A JP 3683252 B2 JP3683252 B2 JP 3683252B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- symbols
- tfci
- encoded
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 66
- 230000005540 biological transmission Effects 0.000 title claims description 36
- 238000010295 mobile communication Methods 0.000 claims description 14
- 238000004080 punching Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 20
- 238000002789 length control Methods 0.000 description 11
- 238000005553 drilling Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 8
- 238000004904 shortening Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
- H04L1/0069—Puncturing patterns
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
- H04L1/0039—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver other detection of signalling, e.g. detection of TFCI explicit signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0091—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to receivers, e.g. format detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
Description
【０００１】
【発明の属する技術分野】
本発明は非同期移動通信システムに関するもので、特にハードスプリットモードで下向共有チャネル(Downlink Shared Channel)データの伝送時、送信フレーム情報(Transport Format Combination Indicator、以下“ＴＦＣＩ”)ビットの符号化／復号化装置及び方法に関する。
【０００２】
【従来の技術】
下向共有チャネル(Downlink Shared Channel、以下“ＤＳＣＨ”)は、複数の使用者が時間を分割して使用する共有チャネルである。前記ＤＳＣＨは使用者ごとに専用チャネル(Dedicated Channel、以下“ＤＣＨ”)と共に設定することができる。前記ＤＣＨは専用物理制御チャネル(Dedicated Physical Control Channel、以下、“ＤＰＣＣＨ”)と専用物理データチャネル(Dedicated Physical Data Channel、以下、“ＤＰＤＣＨ”)を含む。特に、前記ＤＳＣＨのため前記ＤＰＣＣＨが使用される。従って、前記ＤＰＣＣＨは該当ＤＣＨとＤＳＣＨのための物理制御チャネルとして使用される。前記ＤＰＣＣＨは制御信号中の一つである送信フレーム情報(Transport Format Combination Indicator、以下、“ＴＦＣＩ”)に対する情報を含む。前記ＴＦＣＩは物理チャネルを通じて伝送されるデータの伝送形式を示す情報である。従って、前記ＴＦＣＩ情報にはＤＣＨとＤＳＣＨすべてに対する情報が含まれる。
【０００３】
前記ＴＦＣＩ情報は１０ビットに構成され、前記１０ビットのＴＦＣＩ情報は３０ビットに符号化される。前記符号化された３０ビットは前記ＤＰＣＣＨを通じて伝送される。
ＤＰＣＣＨを通じてＤＣＨのためのＴＦＣＩとＤＳＣＨのためのＴＦＣＩを同時に伝送する方法は、二つの方法に大別される。一番目がハードスプリット(Hard Split)方法であり、二番目が論理スプリット(Logical Split)方法である。
【０００４】
前記ＤＣＨのためのＴＦＣＩは、ＴＦＣＩフィールド１、または第１ＴＦＣＩとし、ＤＳＣＨのためのＴＦＣＩは、ＴＦＣＩフィールド２、または第２ＴＦＣＩとする。
前記ハードスプリット方法の場合、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２はそれぞれ５ビットずつに示され、それぞれの情報は(１５、５)穿孔された二重直交符号(Bi-Orthogonal code)に符号化される。その後、前記１５ビットＴＦＣＩフィールド１とＴＦＣＩフィールド２は、３０ビットＴＦＣＩフィールド１とＴＦＣＩフィールド２に多重化された後、物理チャネルを通じて伝送される。
【０００５】
前記論理スプリット方法の場合、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２を一つのＴＦＣＩに(３２、１０)穿孔されたリードミュラー符号(または、sub-code second order Reed Muller Code)に符号化(coding)して伝送する。前記論理スプリット方法は、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２の情報ビットを一定比率に分ける。即ち、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２の情報１０ビットは、１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１に分けられる。前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２は、一定比率に分けられた１０ビットを一つのブロックコーディング(block coding)、即ち、(３２、１０)穿孔されたリードミュラー符号(sub-code second order Reed Muller Code)に符号化して伝送する。
【０００６】
図１は前記ハードスプリット方法による送信器の構造を示す図である。図１を参照すると、先ず５ビットのＤＣＨのためのＴＦＣＩフィールド１が(１５、５)二重直交符号器１００に入力されると、前記符号器１００は前記５ビットのＤＣＨのためのＴＦＣＩフィールド１を符号化して１５シンボルの符号化シンボルをマルチプレクサ１１０に出力する。同時に５ビットのＤＳＣＨのためのＴＦＣＩフィールド２が(１５、５)二重直交符号器１０５に入力されると、前記符号器１０５は前記５ビットのＤＳＣＨのためのＴＦＣＩフィールド２を符号化して１５シンボルの符号化シンボルをマルチプレクサ１１０に出力する。前記マルチプレクサ１１０は前記符号器１００から出力された１５シンボルの符号化シンボルと前記符号器１０５から出力された１５シンボルの符号化シンボルを、時間的にマルチプレクシングして３０シンボルを配列して出力する。マルチプレクサ１２０は前記マルチプレクサ１１０の出力と同時に入力された他の信号を時間的にマルチプレクシングした後、拡散器１３０に出力する。前記拡散器１３０は拡散符号生成器１３５から入力された拡散符号に前記マルチプレクサ１２０の出力信号を拡散して出力する。スクランブラー１４０はスクランブリング符号生成器１４５から入力されたスクランブリング符号に前記拡散信号をスクランブルして出力する。
【０００７】
図２は既存の３ＧＰＰ(3rd Generation Partnership Project)で定義した前記ハードスプリット方法のための基地局と基地局制御器間(ノードＢとＲＮＣ間)の信号メッセージ及びデータ伝送を示す図である。前記図２を参照すると、前記伝送するＤＳＣＨのデータが発生すると、ＳＲＮＣ(Serving ＲＮＣ)１０のＲＬＣ(Radio Link Control)１１は、１０１段階でＳＲＮＣ１０のＭＡＣ-Ｄ(Medium Access Control-Dedicated Control)１３に前記ＤＳＣＨデータを伝送する。この時、伝送されるプリミティブ(primitive)はＭＡＣ-Ｄ-Data-ＲＥＱである。１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３は、ＣＲＮＣ２０のＭＡＣ-Ｃ(ＭＡＣ-Common Channel)２１にＲＬＣ１１から受信したＤＳＣＨデータを伝送する。この時、伝送されるプリミティブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。１０３段階でＣＲＮＣ(Control ＲＮＣ)２０のＭＡＣ-Ｃ２１は、１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３から受信されたＤＳＣＨデータのための伝送時間を決定した後(scheduling)、前記ＤＳＣＨデータと該当ＴＦＩ(Transport Format Indicator)をノードＢ(以下、“ノードＢ”との用語は基地局を意味する)のＬ１(Layer １)３０に伝送する。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。１０４段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３はノードＢのＬ１ ３０にＤＣＨの伝送データと該当ＴＦＩを伝送する。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。前記１０３段階と１０４段階で伝送されるデータは互いに独立的に伝送され、ノードＢのＬ１ ３０はＤＣＨのためのＴＦＣＩとＤＳＣＨのためのＴＦＣＩに区分されたＴＦＣＩを生成する。前記１０３段階及び１０４段階で、データとＴＦＩはデータフレームプロトコル(data frame protocol)を利用して伝送される。
【０００８】
前記１０３段階及び１０４段階でデータとＴＦＩを受信したノードＢのＬ１ ３０は、１０５段階でＵＥ(User Equipment：以下、“ＵＥ”との用語は移動端末を意味する)４０のＬ１ ４１に物理ＤＳＣＨ(以下、ＰＤＳＣＨ)を通じてＤＳＣＨデータを伝送する。そして１０６段階でノードＢのＬ１ ３０はＵＥ４０のＬ１ ４１にＤＰＣＨを利用してＴＦＣＩを伝送する。前記ノードＢのＬ１ ３０は１０３段階と１０４段階で受信したＴＦＩを利用して生成したＴＦＣＩをそれぞれＤＣＨ用、ＤＳＣＨ用フィールドを利用して伝送する。
【０００９】
図３は前記論理スプリット方法のための基地局間の信号メッセージ及びデータ伝送を示す図である。前記図３を参照すると、伝送するＤＳＣＨデータが発生すると、ＲＮＣ３００のＲＬＣ３０１は、２０１段階でＲＮＣ３００のＭＡＣ-Ｄ３０３にＤＳＣＨデータを伝送する。この時、伝送されるプリミティブはＭＡＣ-Ｄ-Data-ＲＥＱである。前記ＲＬＣ３０１からＤＳＣＨデータを受信したＭＡＣ-Ｄ３０３は、２０２段階で前記ＤＳＣＨデータをＭＡＣ-Ｃ／ＳＨ(ＭＡＣ-Common／Shared channel)３０５に伝送する。この時、伝送されるプリミティブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。前記ＤＳＣＨデータを受信したＭＡＣ-Ｃ／ＳＨ３０５は、前記ＤＳＣＨデータの伝送時間を決定した後、２０３段階で前記ＤＳＣＨデータに該当するＴＦＣＩをＭＡＣ-Ｄ３０３に伝送する。前記ＭＡＣ-Ｃ／ＳＨ３０５は前記２０３段階で該当ＴＦＣＩをＭＡＣ-Ｄ３０３に伝送した後、２０４段階でノードＢのＬ１ ３０７にＤＳＣＨデータを伝送する。前記ＤＳＣＨデータは前記２０３段階で予め決定された(scheduled)時間に伝送される。前記２０３段階でＭＡＣ-Ｃ／ＳＨ３０５から伝送されるＤＳＣＨデータに対するＴＦＣＩを受信したＭＡＣ-Ｄ３０３は、２０５段階でＤＳＣＨのためのＴＦＩ(ＴＦＩ１)を決定してノードＢのＬ１ ３０７に伝送する。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣＩを伝送することもできる。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。
【００１０】
前記ＤＳＣＨのためのＴＦＩ(ＴＦＩ１)を伝送した後、前記ＭＡＣ-Ｄ３０３は２０６段階でＤＣＨのためのＴＦＩ(ＴＦＩ２)を決定し、前記ＴＦＩ２と共にＤＣＨデータをノードＢのＬ１ ３０７に伝送する。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣＩを伝送することもできる。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。前記２０４段階で伝送されるＤＳＣＨデータと２０５段階で伝送されるＴＦＩは、前記２０３段階で決定された時間と関係を有する。即ち、２０５段階で伝送されるＴＦＩは、２０４段階で前記ＤＳＣＨデータがＰＤＳＣＨを通じて伝送される直前フレームにＤＰＣＣＨを通じてＵＥ３１０に伝送される。前記２０４、２０５及び２０６段階で前記データ及びＴＦＩはフレームプロトコル(Frame protocol)を利用して伝送される。特に、２０６段階で前記ＴＦＣＩは制御フレーム(Control frame)を通じて伝送される。２０７段階でノードＢのＬ１ ３０７は、ＵＥ３１０のＬ１ ３１１にＰＤＳＣＨを通じてＤＳＣＨデータを伝送する。前記２０８段階でノードＢのＬ１ ３０７は前記２０５段階と２０６段階で受信されたＴＦＩを利用してＴＦＣＩを生成し、前記生成されたＴＦＣＩをＵＥ３１０のＬ１ ３１１にＤＰＣＨを通じて伝送する。具体的に前記ノードＢのＬ１ ３０７は前記２０５段階と２０６段階で受信したそれぞれのＴＦＣＩ、またはＴＦＩを利用してＴＦＣＩを生成してＤＰＣＣＨを利用して伝送する。
【００１１】
前記論理スプリット方法を要約すると、前記ＭＡＣ-Ｃ／ＳＨ３０５は２０３段階でＭＡＣ-Ｄ３０３にＤＳＣＨスケジューリング情報及び該当ＤＳＣＨのＴＦＣＩ情報を伝送する。これはＤＳＣＨのためのＴＦＣＩとＤＣＨのためのＴＦＣＩを同一の符号化方法に符号化するために、ＭＡＣ-Ｄ３０３は前記ＤＳＣＨスケジューリング情報とＴＦＣＩ情報をノードＢのＬ１ ３０７に同時に伝送すべきであるためである。従ってＭＡＣ-Ｄ３０３が伝送するデータを有する場合、ＭＡＣ-Ｃ３０５にデータを伝送した後、ＭＡＣ-Ｃ３０５からのスケジューリング(Scheduling)情報及びＴＦＣＩ情報を受信するまで、遅延が発生する。またＭＡＣ-Ｃ３０５とＭＡＣ-Ｄ３０３がｌｕｒ上に分離されている場合、即ち、ＭＡＣ-Ｃ３０５はＤＲＮＣ(Drift ＲＮＣ)に、ＭＡＣ-Ｄ３０３はＳＲＮＣにある場合、ｌｕｒ上でスケジューリング情報及びＴＦＣＩ情報を交換するので、大きな遅延が発生する。
【００１２】
前記説明によると、論理スプリット方法に比べてハードスプリット方法が、ＭＡＣ-Ｃでのスケジューリング以後に、ＭＡＣ-Ｄへの情報伝送が不要であるので、遅延(delay)を低減することができる。これはハードスプリット方法の場合、ノードＢでＤＣＨ用ＴＦＣＩとＤＳＣＨ用ＴＦＣＩをそれぞれ独立的に符号化できるので可能である。またＭＡＣ-ＣとＭＡＣ-Ｄがｌｕｒ上に分離されている場合、即ちＭＡＣ-ＣはＤＲＮＣに、ＭＡＣ-ＤはＳＲＮＣにある場合、ｌｕｒ上でスケジューリング情報を交換しないので、遅延増加を防止することができる利点がある。前記説明によると、ＤＣＨとＤＳＣＨのための前記ＴＦＣＩの情報量(ビット)は、それぞれ５ビットずつ固定的に分けられ、それぞれ最大前記ＤＣＨのための３２個の情報と前記ＤＳＣＨのための３２個の情報を示すことができる。従って、ＤＳＣＨ、またはＤＣＨのための３２個以上の情報が要求される場合は、ハードスプリットモードが使用できない短所がある。
【００１３】
【発明が解決しようとする課題】
従って本発明の目的は、移動通信システムで一つのエンコーダ構造を利用して多数のコーディングを遂行することができる装置及び方法を提供することにある。
本発明の他の目的は、相異なるコーディング方法を利用してコーディングされたシンボルをマルチプレックシングして伝送する装置及び方法を提供することにある。
【００１４】
本発明のさらに他の目的は、ハードスプリットモードの場合、それぞれ５ビットに構成される情報量をロジックスプリットモードのように、１０ビットを１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１などに分けて情報を示した後、それぞれに対してコーディングを適用することができるようにする装置及び方法を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的を達成するための本発明は、符号分割多重接続移動通信システムで第１チャネルと第２チャネルの情報量の比によってそれぞれ対応されるＴＦＣＩビットを符号化して伝送する装置において、第１符号化されたシンボルを発生させるための前記第１チャネルの伝送形式組合を示す第１ＴＦＣＩビットを符号化し、予め決定された第１穿孔位置により前記符号化された第１シンボルを穿孔する第１符号化器と、第２符号化されたシンボルを発生させるための前記第２チャネルの伝送形式組合を示す第２ＴＦＣＩビットを符号化し、予め決定された第２穿孔位置により前記符号化された第２シンボルを穿孔する第２符号化器と、前記第１符号化器と前記第２符号化器の出力シンボルを多重化して前記シンボルを前記第２チャネルを通じて伝送する多重化器と、からなることを特徴とする。
【００１６】
また、このような目的を達成するための本発明は、移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、前記第１チャネルのための制御データを伝送するために設定される第３チャネルを通じて符号化された第１及び第２ＴＦＣＩビットを伝送する基地局と、を含む符号分割多重接続移動通信システムでのＴＦＣＩ伝送方法において、符号化された第１シンボルの生成のための前記第１チャネルの伝送形式組合を示す第１ＴＦＣＩビットと、符号化された第２シンボルの生成のための前記第２チャネルの伝送形式組合を示す第２ＴＦＣＩビットを符号化する過程と、前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビットの第１及び第２穿孔位置によって前記符号化された第１シンボルと前記符号化された第２シンボルを穿孔する過程と、前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビットを多重化する過程と、前記第３チャネルを通じて前記多重化された符号化ＴＦＣＩビットを伝送する過程と、からなることを特徴とする。
望ましくは、前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用チャネルであることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
本発明はハードスプリット方法の場合、ＤＳＣＨとＤＣＨのための情報ビットの数が総１０ビットであり、前記１０情報ビットが１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１に分けられた後、それぞれに対して符号化(coding)を適用する。
【００１８】
先ず、物理階層で一つのフレームには３０個のＴＦＣＩ符号シンボルが符号率１／３で伝送される。前記ＴＦＣＩ情報ビットが前記のように一定比に分けられる時、前記一定比と同一の比率に符号シンボルの数を分けてそれぞれの符号率を維持するのが望ましい。例えば、１０個の入力ビットが１：９の比に分けられる場合、３０個の出力シンボルは符号率１／３に３：２７の比に分けられ、１０個の入力ビットが２：８に分けられる場合、３０個の出力シンボルは６：２４の比に分けられ、１０個の入力ビットが３：７に分けられる場合、３０個の出力シンボルは９：２１の比に分けられ、１０個の入力ビットが４：６に分けられる場合、３０個の出力シンボルは１２：１８の比に分けられる。
【００１９】
従って、情報量の比率が１：９である場合、１ビットを受信して３個の符号シンボルを出力する(３、１)符号器と、９ビットを受信して２７個の符号シンボルを出力する(２７、９)符号器が必要であり、情報量の比率が２：８である場合、２ビットを受信して６個の符号シンボルを出力する(６、２)符号器と、８ビットを受信して２４個の符号シンボルを出力する(２４、８)符号器が必要であり、情報量の比率が３：７である場合、３ビットを受信して９個の符号シンボルを出力する(９、３)符号器と、７ビットを受信して２１個の符号シンボルを出力する(２１、７)符号器が必要であり、情報量の比率が４：６である場合、４ビットを受信して１２個の符号シンボルを出力する(１２、４)符号器と、６ビットを受信して１８個の符号シンボルを出力する(１８、６)符号器が必要である。従って、前記１０種類の符号器が優秀な性能及び低いハードウェアの複雑度を有するために、前記１０種類の符号器が同一の構造に動作することが要求される。
【００２０】
通常的に、線形誤り訂正符号(Linear Error Correcting Code)の性能を示す尺度(measure)には、誤り訂正符号の符号語(codeword)のハミング距離(Hamming distance)分布があるが、これはそれぞれの符号語で０ではないシンボルの数を意味する。例えば、“０１１１”が所定符号語であれば、この符号語に含まれた１の数、即ち、ハミング距離は３である。この時、各種符号語のハミング距離値中の一番小さい値を最小距離(ｄmin：minimum distance)とする。前記最小距離が大きいほど、前記線形誤り訂正符号は優秀な誤り訂正性能を有する。これは参照文献“The Theory of Error-Correcting Codes”- F．J．Macwilliams, N．J．A．Sloane, North-Hollandで詳細に開示されている。
【００２１】
また、低いハードウェアの複雑度のため、前記相異なる長さの符号器を同一構造で動作させるためには、一番大きな長さの符号、即ち、(３２、１０)符号をショートニング(Shortening)するのが望ましい。前記ショートニング方法を使用するためには符号シンボルの穿孔が必要であるが、前記(３２、１０)符号の穿孔において、前記符号の最小距離は前記穿孔位置によって変わる。従って、前記穿孔された符号が最適の最小距離を有するようにする穿孔位置を求めることが望ましい。
【００２２】
例えば、前記複数個の符号中、(６、２)符号として、最適の符号は(３、２)シンプレックス符号を２回反復して使用するのが最小距離観点で一番望ましい。この時、前記(３、２)シンプレックスの入力情報ビットと出力される(３、２)シンプレックス符号語間の関係は、下記表１のようである。
【表１】
【００２３】
もし、前記(３、２)シンプレックス符号語を２回反復すると、入力情報ビットと出力される(３、２)シンプレックス符号語間の関係は、下記表２のようである。
【表２】
【００２４】
しかし、前記２回反復した(３、２)シンプレックス符号語は、既存の(１６、４)リードミュラー符号をショートニングすることにより具現することができる。ショートニング方法に対して例を挙げて説明すると、先ず、(１６、４)リードミュラー符号は長さ１６である４個の基底符号語の線形結合である(ここで、４は入力情報ビットの数である)。前記４個の入力情報ビット中、２ビットのみを受信するとは、長さ１６である４個の基底符号語中、２個の基底符号語のみの線形結合を使用し、残りは使用しないということである。また、前記のように基底符号語の使用を制限した後、前記１６個のシンボル中、１０個のシンボルを穿孔すると、前記(１６、４)符号器を(６、２)符号器として動作させることができる。下記表３は前記ショートニング方法を説明する。
【００２５】
【表３】
【００２６】
前記表３を参照すると、先ず、全ての(１６、４)符号語は長さ１６の４個の基底符号語(表３のＡ、Ｂ、Ｃ、Ｄ)の線形結合である。この時、前記(６、２)符号を得るために、前記４個の基底符号語中、上位２個の符号語のみを使用する。すると、前記上位４個の符号語のみ使用され、残り下位１２個の符号語は自動的に使用されないようになる。また前記上位４個の符号語を長さ６の符号語に形成するためには、１６個のシンボル中、１０個のシンボルを穿孔すべきである。前記表３で(＊)に表示された部分を穿孔し、残り６個の符号シンボルを集めると、前記表２で示した２回反復された(３、２)シンプレックス符号語を得ることができる。従って、下記では(３２、１０)リードミュラー符号(Sub-code of the Second order Reed Muller code)をショートニングして、情報量の比が１：９である場合に使用される(３、１)最適符号と(２７、９)最適符号を形成する符号器の構造と、情報量の比が２：８である場合に使用される(６、２)最適符号と(２４、８)最適符号を形成する符号器の構造と、情報量の比が３：７である場合に使用される(９、３)最適符号と(２１、７)最適符号を形成する符号器の構造と、情報量の比が４：６である場合に使用される(１２、４)最適符号と(１８、６)最適符号を形成する符号器の構造と、情報量の比が５：５である場合に使用される(１５、５)最適符号と(１５、５)最適符号を形成する符号器の構造に対して説明する。
【００２７】
下記の実施形態はハードスプリット方法で、それぞれ５ビットに構成される情報量を論理(Logical)スプリットモードのように、１０ビットを１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１に分けて情報を示した後、それぞれに対して符号化を適用できるようにする装置及び方法を示す。
【００２８】
第１実施形態
図４は本発明の実施形態による送信器の構造を示す。図４を参照すると、前記情報量の比に応じて分けられたＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットが第１符号器４００と第２符号器４０５にそれぞれ入力される。ここで、前記ＤＳＣＨ用ＴＦＣＩビットはＴＦＣＩフィールド１、または第１ＴＦＣＩとし、ＤＣＨ用ＴＦＣＩビットはＴＦＣＩフィールド２、または第２ＴＦＣＩビットとする。前記ＤＳＣＨ用ＴＦＣＩビットは第１ＴＦＣＩビット発生器４５０で発生され、ＤＣＨ用ＴＦＣＩビットは第２ＴＦＣＩビット発生器４５５で発生される。前記第１及び第２ＴＦＣＩビットは情報量の比に応じて、上述したように相異なる比率を有する。また前記情報量の比に応じた符号語の長さ設定値である符号長さ情報を示す長さ制御信号が第１符号器４００と第２符号器４０５に入力される。前記符号長さ情報は符号長さ情報発生器４６０で発生され、この時、前記符号長さ情報は前記第１ＴＦＣＩビット及び第２ＴＦＣＩビットの長さによって可変される値を有する。
【００２９】
前記情報量の比が６：４である場合、前記符号器４００は前記６ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、６ビットを受信して１８シンボルの符号語を出力する(１８、６)符号器として動作するようにする長さ制御信号に応答して、１８シンボルの符号化シンボルを出力し、符号器４０５は前記４ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、４ビットを受信して１２シンボルの符号語を出力する(１２、４)符号器として動作するようにする長さ制御信号に応答して、１２シンボルの符号化シンボルを出力するようになる。また、情報量の比が７：３である場合、前記符号器４００は前記７ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、７ビットを受信して２１シンボルの符号語を出力する(２１、７)符号器として動作するようにする長さ制御信号に応答して、２１シンボルの符号化シンボルを出力し、前記符号器４０５は前記３ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、３ビットを受信して９シンボルの符号語を出力する(９、３)符号器として動作するようにする長さ制御信号に応答して、９シンボルの符号化シンボルを出力するようになる。また、情報量の比が８：２である場合、前記符号器４００は前記８ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、８ビットを受信して２４シンボルの符号語を出力する(２４、８)符号器として動作するようにする長さ制御信号に応答して、２４シンボルの符号化シンボルを出力し、前記符号器４０５は前記２ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、２ビットを受信して６シンボルの符号語を出力する(６、２)符号器として動作するようにする長さ制御信号に応答して、６シンボルの符号化シンボルを出力するようになる。
【００３０】
また、情報量の比が９：１である場合、前記符号器４００は前記９ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、９ビットを受信して２７シンボルの符号語を出力する(２７、９)符号器として動作するようにする長さ制御信号に応答して、２７シンボルの符号化シンボルを出力し、前記符号器４０５は前記１ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、１ビットを受信して３シンボルの符号語を出力する(３、１)符号器として動作するようにする長さ制御信号に応答して、３シンボルの符号化シンボルを出力するようになる。
図５は前記符号器４００及び符号器４０５の構造を示す。前記符号器の動作をそれぞれの情報量の比に応じて説明する。
【００３１】
1 ．情報量の比が１：９である場合
情報量の比が１：９である場合、符号器４００は(３、１)符号器として動作し、符号器４０５は(２７、９)符号器として動作する。従って、符号器４００と符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、前記符号器４００の動作を説明する。
【００３２】
１ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０にし、残りａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９はすべて０にする。すると、前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力する。また、前記ウォルシュ符号生成器５００はその以外の基底符号語Ｗ２、Ｗ４、Ｗ８、Ｗ１６を生成してそれぞれ乗算器５１２、５１４、５１６、５１８に出力し、all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８それぞれに入力された前記入力ビットａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９がすべて０であるので、前記乗算器５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８は０(信号なし)を出力して、排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８の出力値を排他的加算した値が、前記乗算器５１０の出力値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力し、前記穿孔器５６０は前記制御器５５０で出力された長さ制御信号によって前記入力された０番目から３１番目までの総３２個の符号シンボル中、１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２９シンボルを穿孔した後、３個の穿孔しない符号化シンボルを出力する。
【００３３】
次に、符号器４０５の動作を説明する。
９ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８にし、残りａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力すると、前記乗算器５２０はシンボル単位に前記全部１である基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、マスク生成器５０４は基底符号語Ｍ１＝０１０１ ００００ １１００ ０１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力し、基底符号語Ｍ２＝００００ ００１１ １００１ １０１１ １０１１ ０１１１ ０００１ １１００を生成して乗算器５２４に出力し、基底符号語Ｍ４＝０００１ ０１０１ １１１１ ００１０ ０１１０ １１００ １０１０ １１００を生成して乗算器５２６に出力する。すると、前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力し、前記乗算器５２４はシンボル単位に前記基底符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５４０に出力し、前記乗算器５２６はシンボル単位に前記基底符号語Ｍ４と入力ビットａ８を乗算して排他的加算器５４０に出力する。また、前記マスク生成器５０４は基底符号語Ｍ８を生成して乗算器５２８に出力する。しかし、前記乗算器５２８に入力された前記入力ビットａ９が０であるので、前記乗算器５２８は０(信号なし)を出力して、排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値は、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力し、前記穿孔器５６０は前記制御器５５０で出力された制御信号によって前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、２、８、１９、２０番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２個の符号シンボル中、５シンボルを穿孔した後、２７個の穿孔しない符号化シンボルを出力する。
【００３４】
２．情報量の比が２：８である場合
情報量の比が２：８である場合、符号器４００は(６、２)符号器として動作し、符号器４０５は(２４、８)符号器として動作する。従って、符号器４００と符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、符号器４００の動作を説明する。
【００３５】
２ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１にし、残りａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力すると、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力する。また、前記ウォルシュ符号生成器５００は、その以外の基底符号語Ｗ４、Ｗ８、Ｗ１６を生成してそれぞれ乗算器５１４、５１６、５１８に出力し、all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８は０を出力して、排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８の出力値を排他的加算した値は、前記乗算器５１０と乗算器５１２の出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０で出力された制御信号によって前記入力された０番目から３１番目までの総３２個の符号シンボル中、３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２６シンボルを穿孔した後、６個の穿孔しない符号化シンボル、０、１、２、４、５、６番目符号化シンボルを出力する。
【００３６】
次に、符号器４０５の動作を説明する。
８ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７にし、残りａ８、ａ９は０にする。すると、前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力する。すると、前記乗算器５２０はシンボル単位に全部１である前記基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、マスク生成器５０４は基底符号語Ｍ１＝０１０１ ００００ １１００ ０１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力し、基底符号語Ｍ２＝００００ ００１１ １００１ １０１１ １０１１ ０１１１ ０００１ １１００を生成して乗算器５２４に出力する。前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力し、前記乗算器５２４はシンボル単位に前記基底符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５４０に出力する。また、前記マスク生成器５０４は前記基底符号語Ｍ４、Ｍ８を生成してそれぞれ乗算器５２６及び５２８に出力する。しかし、前記乗算器５２６、５２８にそれぞれ入力された前記入力ビットａ８、ａ９が０であるので、前記乗算器５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算して値と、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４からの出力値を排他的加算した値が同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０で出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、１、７、１３、１５、２０、２５、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、８シンボルを穿孔した後、２４個の穿孔しない符号化シンボルを出力する。
【００３７】
３．情報量の比が３：７である場合
情報量の比が３：７である場合、符号器４００は(９、３)符号器として動作し、符号器４０５は(２１、７)符号器として動作する。従って、符号器４００及び符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、符号器４００の動作を説明する。
【００３８】
３ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１、ａ２にし、残りａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力する。また、前記ウォルシュ符号生成器５００はその以外の基底符号語Ｗ８、Ｗ１６を生成してそれぞれ乗算器５１６、５１８に出力し、all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１６、５１８、５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５１６、５１８、５２０、５２２、５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値は、前記乗算器５１０、５１２、及び５１４からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。すると、前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２３シンボルを穿孔した後、９個の穿孔しない符号化シンボルを出力する。
【００３９】
次に、符号器４０５の動作を説明する。
７ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６にし、残りａ７、ａ８、ａ９は０にする。すると、前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力する。すると、前記乗算器５２０はシンボル単位に全部１である前記基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、マスク生成器５４０は基底符号語Ｍ１＝０１０１ ００００ １１００ ０１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力する。前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力する。さらに前記マスク生成器５０４は前記基底符号語Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２４、５２６、５２８に出力する。しかし、前記乗算器５２４、５２６、５２８にそれぞれ入力された前記入力ビットａ７、ａ８、ａ９が０であるので、前記乗算器５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０で出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、１、２、３、４、５、７、１２、１８、２１、２４番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１１個のシンボルを穿孔した後、２１個の穿孔しない符号化シンボルを出力する。
【００４０】
４．情報量の比が４：６である場合
情報量の比が４：６である場合、符号器４００は(１２、４)符号器として動作し、符号器４０５は(１８、６)符号器として動作する。従って、符号器４００及び符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、符号器４００の動作を説明する。
【００４１】
４ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１、ａ２、ａ３にし、残りａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００が基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力する。そして、前記ウォルシュ符号生成器５００はその以外の基底符号語Ｗ１６を生成して乗算器５１８に出力し、前記all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１８、５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５１８、５２０、５２２、５２４、５２６、５２８が０を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。すると、前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２０個のシンボルを穿孔した後、１２個の穿孔しない符号化シンボルを出力する。
【００４２】
次に、符号器４０５の動作を説明する。
６ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５にし、残りａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、前記all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力する。すると、前記乗算器５２０はシンボル単位に前記全部１である基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、前記マスク生成器５０４は基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５２２、５２４、５２６、５２８にそれぞれ入力された前記入力ビットａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５２２、５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１４シンボルを穿孔した後、１８個の穿孔しない符号化シンボルを出力する。
【００４３】
５．情報量の比が５：５である場合
情報量の比が５：５である場合、符号器４００と４０５はすべて(１５、３)符号器として動作する。従って、前記符号器４００及び４０５の動作を説明すると、次のようである。
５ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１、ａ２、ａ３、ａ４にし、残りａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００が基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。そして前記all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５２０、５２２、５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、及び５１８からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１７個のシンボルを穿孔した後、１５個の穿孔しない符号化シンボルを出力する。
【００４４】
前記第１実施形態による(２１、７)符号器は、７ビットの入力ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６を順次的に受信するのが自然であるが、前記方法によると、前記線形ブロック符号の最小距離が７になり、最適符号の最小距離である８にならない。従って、前記(２１、７)符号器において、入力ビットに対して若干の調整をすると、最小距離が８である最適符号に形成することができる。従って、下記では第２実施形態による最適の(２１、７)符号を生成する方法を説明する。下記第２実施形態では(２１、７)符号器と復号器の動作のみが変わるだけで、その以外のハードウェアの動作は前記第１実施形態と同一であるので、(２１、７)符号器と復号器の動作のみを説明する。
【００４５】
第２実施形態
前記第２実施形態による図４の符号器４０５が(２１、７)符号で動作する時の動作を、図５を参照して説明する。
７ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ６、ａ７にし、残りａ５、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、前記入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。
【００４６】
また、マスク生成器５４０が基底符号語Ｍ１＝０１０１ ００００ １１０００１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力し、基底符号語Ｍ２＝００００ ００１１ １００１ １０１１ １０１１ ０１１１ ０００１ １１００を生成して乗算器５２４に出力すると、前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力し、前記乗算器５２４はシンボル単位に前記基底符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５４０に出力する。さらに、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ４、Ｍ８を生成してそれぞれ乗算器５２６、５２８に出力する。しかし、前記乗算器５２０、５２６、５２８にそれぞれ入力された前記入力ビットａ５、ａ８、ａ９が０であるので、前記乗算器５２０、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、５１８、５２２、５２４からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は、前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、２、６、７、９、１０、１２、１４、１５、２９、３０番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１１シンボルを穿孔した後、２１個の穿孔しない符号化シンボルを出力する。
【００４７】
前記第２実施形態による前記図６の復号器６０５が(２１、７)符号に動作される時の動作を、図７を参照して説明する。
図７を参照すると、受信シンボルｒ(ｔ)は０挿入器７００に入力され、これと同時に、符号長さ情報が制御器７７０に入力される。前記制御器７７０は前記受信シンボルの符号長さによる穿孔位置(０、２、６、７、９、１０、１２、１４、１５、２９、３０)を貯蔵し、前記貯蔵された穿孔位置情報を０挿入器７００に出力する。例えば、符号率が(２１、７)であると、前記制御器７７０は１１個の穿孔位置に対する情報を前記０挿入器７００に出力する。すると、前記０挿入器７００は前記穿孔位置制御情報に従って穿孔位置に０を挿入して長さ３２であるシンボル列を出力する。前記シンボル列は逆アダマール変換器７２０と乗算器７０１乃至７１５にそれぞれ入力される。前記乗算器７０１乃至７１５に入力された信号は、マスク生成器７１０で前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８から生成されたマスク符号語Ｍ１乃至Ｍ１５と乗算された後に出力される。前記乗算器７０１乃至７１５から出力されたシンボルはスイッチ７５２乃至７６５にそれぞれ出力される。(２１、７)符号器の場合は、２個の基底符号語(Ｍ１、Ｍ２)のみを使用するので、３個のスイッチ７５２、７５３、７５４のみを連結する。すると、前記４個の逆アダマール変換器７２０、７２１、７２２、７２３は入力された３２個のシンボルを逆アダマール変換(Inverse Fast Hadamard Transform、以下“ＩＦＨＴ”)する。前記ＩＦＨＴは長さ３２のウォルシュ符号と前記受信された３２個のシンボル間の相関値を獲得する機能である。各逆アダマール変換器７２０、７２１、７２２、７２３は前記一番大きな相関値に対応する前記ウォルシュインデックスと前記受信されたシンボルと共に前記一番大きな相関値を出力する。前記相関度比較器７４０は前記逆アダマール変換器７２０、７２１、７２２、７２３から出力された相関値を比較し、前記一番大きな相関値に対応したウォルシュインデックスを出力する。これは前記一番大きな相関値に対応した前記マスク符号語インデックス(２ビット)と前記ウォルシュインデックス(５ビット)から検出されたＴＦＣＩビットにより獲得される。前記実施形態において、前記符号器は、初めの５ビットは順次的に受信し、一つの０ビットを挿入した後、残り２ビットを受信するので、前記検出されたＴＦＣＩビットは前記マスク符号語インデックスと前記ウォルシュインデックスの結合である。
【００４８】
今まで、情報量の比がそれぞれ９：１、８：２、７：３、または６：４である場合の符号器４００と４０５の動作を説明した。
上述した送信器で符号化動作後、符号器４００と４０５から出力される符号化シンボルは、マルチプレクサ４１０により時間的にマルチプレクシングされ、３０シンボルのマルチプレクシングされた信号が出力される。
【００４９】
次に、マルチプレクサ４１０が符号化されたＤＳＣＨとＤＣＨをマルチプレクシングする方法に対して説明する。前記マルチプレクサ４１０は前記符号器４００と４０５で出力される符号化シンボルを可能な限り均一に分布されるようにマルチプレクシングして３０ビットを配列する。
下記の説明で、ＤＣＨのためのＴＦＣＩビットとＤＳＣＨのためのＴＦＣＩビットがそれぞれｍビットとｎビットに構成されると仮定する。この時、ｍとｎが有することができる値は(ｍ、ｎ)＝１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１である。
【００５０】
先ず、ｍ値がｎ値より大きな場合を説明する。ｎ値がｍ値より大きな場合にもｎ値とｍ値を置き換えて下記方法を利用すると、ＤＣＨとＤＳＣＨのためのＴＦＣＩビットを配列することができる。
上述した符号化方法によると、ＤＣＨとＤＳＣＨのためのＴＦＣＩビットがそれぞれｍビットとｎビットに構成された場合、符号化後に生成されたビット数は、それぞれｍ＊３とｎ＊３である。従って、生成された符号化シンボルを伝送するための位置を選定するために、先ずＤＰＣＣＨを通じて伝送する３０ビットを１０ビットずつ分けた後、それぞれの１０ビットにＤＣＨのためのｍ＊３ビットを３等分したｍビットと、ＤＳＣＨのためのｎ＊３ビットを３等分したｎビットを配列する。
【００５１】
次に、与えられた１０ビットを利用してＤＣＨのためのｍビットとＤＳＣＨのためのｎビットを配列する方法を説明する。
Ｌは１０ビット中のＬ番目ビットを示す。
【数１】
【数２】
【００５２】
前記式１及び式２で、
【数３】
はｘより小さいか、同じである整数中、一番大きな値を示し、
【数４】
はｘより大きいか、同じである整数の中、一番小さな値を示す。
前記式２でＦ(−１)は０に定義する。即ち、Ｆ(-１)＝０である。前記数式を利用してＤＣＨのためのｍビットとＤＳＣＨのためのｎビットを配列する方法を説明すると、次の式３のようである。１０個のＬ値中、ｎ個のＬ値にはＤＳＣＨのためのビットが順に配列される。
【００５３】
【数５】
前記式３でｌ(１≦ｌ≦ｎ)はＤＳＣＨのためのｎ個のビット中、ｌ番目ビットを示す。従って前記式３は、ＤＳＣＨのための１０個のビット中、ｌ番目位置に該当する値を求める式である。
１０個のＬ値中、前記式３に与えられた値以外のＬ値には、ＤＣＨのためのｍ個のビットを配列する。即ち、下記式４のように表示することができる。
【００５４】
【数６】
前記式４でｌ値は１≦ｌ≦ｎの範囲を有する。
表４はｍ：ｎが９：１、８：２、７：３、６：４、５：５のそれぞれの場合に対するＦ(ｋ)及びＧ(ｋ)を示す。
【００５５】
【表４】
【００５６】
図９はｍ：ｎ＝６：４である場合に、ＤＣＨのためのＴＦＣＩビットとＤＳＣＨのためのＴＦＣＩビットをＤＰＣＣＨ３０ビットに対応させる関係を説明する図である。前記表４のように、ｍ：ｎ＝６：４である場合、ＤＳＣＨの位置はＬ値が２、４、７、９である場合に対応する。
すると、前記マルチプレクシングされた信号は、さらにマルチプレクサ４２０に印加され、図８のように電力制御ビット(ＴＰＣ)、パイロットビットのような信号と時間的にマルチプレクシングされ出力される。拡散器４３０は前記マルチプレクシングされたシンボルを拡散符号生成器４３５から入力された拡散符号とチャネル区分のためシンボル単位にチャネル拡散してチップ単位に出力する。スクランブラー４４０は前記チャネル拡散された信号をスクランブリング符号発生器４４５から入力されたスクランブリング符号にスクランブリングして出力する。
【００５７】
図６は本発明の実施形態による受信器の構造を示す。図６を参照すると、先ず、受信信号がデスクランブラー６４０に入力される。これと同時にスクランブリング符号発生器６４５からスクランブリング符号が入力され、前記入力された受信信号を前記入力されたスクランブリング符号にデスクランブリングして出力する。前記デスクランブリングされたシンボルが逆拡散器６３０に入力されると、これと同時に、拡散符号生成器６３５から拡散符号が入力され、逆拡散されシンボル単位に出力される。すると、前記逆拡散された受信信号はデマルチプレクサ６２０により電力制御ビット(ＴＰＣ)、パイロットビット、フィードバック信号のようなその他の信号とＴＦＣＩビットにデマルチプレクシングされる。前記デマルチプレクシングされたＴＦＣＩシンボルは、さらにデマルチプレクサ６１０に入力される。これと同時に、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットの情報量比率に応じた符号長さ制御情報にデマルチプレクサ６１０に入力され、前記比率によってＤＳＣＨ用ＴＦＣＩ符号シンボルとＤＣＨ用ＴＦＣＩ符号シンボルに分離され、それぞれの復号器６００と復号器６０５に入力される。前記復号器６００と復号器６０５は、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットの情報量比率に応じた符号長さ制御情報に基づいて、それぞれに該当する符号による復号過程を遂行した後、それぞれＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットを出力する。
【００５８】
図７は前記復号器６００及び復号器６０５の構造を示す。図７を参照すると、前記受信シンボルｒ(ｔ)は０挿入器７００に入力され、これと同時に、符号長さ情報が制御器７７０に入力される。前記制御器７７０は前記受信シンボルの符号長さによる穿孔位置情報を貯蔵し、前記貯蔵された穿孔位置情報を０挿入器７００に出力する。例えば、前記制御器７７０は符号率が(３、１)であると、２９個の穿孔位置に対する情報を、符号率が(６、２)であると、２６個の穿孔位置に対する情報を、符号率が(９、３)であると、２３個の穿孔位置に対する情報を、符号率が(１２、４)であると、２０個の穿孔位置に対する情報を、符号率が(１８、６)であると、１４個の穿孔位置に対する情報を、符号率が(２１、７)であると、１１個の穿孔位置に対する情報を、符号率が(２４、８)であると、８個の穿孔位置に対する情報を、符号率が(２７、９)であると、５個の穿孔位置に対する情報を前記０挿入器７００に出力する。それぞれの場合に対して、前記穿孔位置は前記符号器の説明と同一である。前記０挿入器７００は前記穿孔位置制御情報に従って穿孔位置に０を挿入して長さ３２シンボル列を出力する。前記シンボル列は逆アダマール変換器７２０と乗算器７０１乃至７１５にそれぞれ入力される。前記乗算器７０１乃至７１５に入力された信号はマスク生成器７１０で前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８から生成されたマスク関数Ｍ１乃至Ｍ１５と乗算された後、出力される。前記乗算器７０１乃至７１５から出力されたシンボルはスイッチ７５１乃至７６５にそれぞれ出力される。これと同時に、前記制御器７７０は前記受信された符号長さ情報に基づいたマスク関数の使用／不使用を示す制御情報をスイッチ７５１乃至７６５にそれぞれ出力する。(３、１)、(６、２)、(９、３)、(１２、４)、(１８、６)符号器はマスク関数を使用しないので、前記スイッチ７５２、７５４、７６５は前記制御情報に応じて全部連結を切る。(２１、７)符号器の場合は、一つの基底符号語のみを使用するので、スイッチ７５２のみが連結され、前記符号率に基づいて使用されるマスク関数の数に応じて制御される。すると、前記逆アダマール変換器７２０、７２４及び７２６のそれぞれは、受信された３２個のシンボルを逆アダマール変換して、前記最高相関値を有するウォルシュ符号のインデックスと前記最高相関値それぞれを出力する。前記逆アダマール変換は長さ３２のウォルシュ符号と前記受信された３２シンボル間の相関値を獲得する機能である。すると、前記相関度比較器７４０は前記逆アダマール変換器から提供される相関値を比較する。これは前記一番大きな相関値に対応した前記符号語インデックス(２ビット)と前記ウォルシュインデックス(５ビット)から検出されたＴＦＣＩビットにより獲得される。前記復号されたＴＦＣＩビットは前記符号語インデックスと前記ウォルシュインデックスの結合である。
【００５９】
今まで、前記ハードスプリット配列の構成及び動作を説明した。以下では本発明の目的を達成するための方法を図１０、１１、１２、１３を参照して説明する。
図１０は前記論理スプリット方法のための基地局間(ノードＢとＲＮＣ間)の信号メッセージ及びデータ伝送を示す図であり、図１１は本発明の実施形態によるＳＲＮＣの動作を示す図であり、図１２は本発明の実施形態によるＤＲＮＣの動作を示す図であり、図１３は図８に示したＤＲＮＣからＳＲＮＣに伝送される情報を含む制御フレーム(Control Frame)の構造を示す図である。
【００６０】
先ず、図１０を参照すると、前記ＳＲＮＣ１０のＲＬＣ１１は伝送するＤＳＣＨデータがある場合、図３の４０１段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３に前記ＤＳＣＨデータを伝送する。前記ＤＳＣＨデータを受信したＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０２段階でＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１に前記受信されたＤＳＣＨデータを伝送する。この時、前記ＤＳＣＨデータはＬｕｒ上のフレームプロトコル(Frame protocol)を利用して伝送される。前記ＤＳＣＨのデータを受信したＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１は、４０３段階で前記ＤＳＣＨデータの伝送時間を決定し、前記決定された伝送時間情報とＤＳＣＨデータに対するＴＦＣＩをＳＲＮＣ１０のＭＡＣ-Ｄ１３に伝送する。前記４０３段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３に伝送時間情報とＤＳＣＨデータに対するＴＦＣＩを伝送した後、前記ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１は、４０４段階でノードＢのＬ１ ３０にＤＳＣＨデータを伝送する。この時、前記ＤＳＣＨデータは４０３段階で予め決定された(scheduled)伝送時間に伝送される。ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１から前記伝送時間情報及びＤＳＣＨデータに対するＴＦＣＩを受信したＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０５段階で前記伝送時間以前にノードＢのＬ１ ３０に前記ＴＦＣＩと伝送時間情報を共に伝送する。この時、前記データは制御フレーム(control frame)を利用して伝送される。さらに、前記ＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０６段階でＤＣＨデータとＤＣＨのためのＴＦＣＩを決定して前記ノードＢのＬ１ ３０に伝送する。前記４０４段階で伝送されるＤＳＣＨデータと４０５段階で伝送されるＴＦＣＩは、前記４０３段階で決定された伝送時間と関係を有する。即ち、４０５段階で伝送されるＴＦＣＩは、４０４段階で前記ＤＳＣＨデータがＰＤＳＣＨを通じて伝送される直前フレームにＤＰＣＣＨを通じてＵＥに伝送される。前記４０４、４０５及び４０６段階で、前記データ及びＴＦＣＩはフレームプロトコル(Frame protocol)を利用して伝送される。特に、４０６段階で、前記ＴＦＣＩは制御フレーム(control frame)を通じて伝送される。前記４０４、４０５及び４０６段階で伝送されたデータ及びＴＦＣＩを受信したノードＢのＬ１ ３０は、４０７段階で前記ＤＳＣＨデータをＰＤＳＣＨを通じてＵＥのＬ１ ４１に伝送する。また、前記ノードＢのＬ１ ３０は、ＵＥのＬ１ ４０にＤＰＣＨを利用してＴＦＣＩを伝送する。この時、前記ノードＢのＬ１ ３０は、前記４０５段階及び４０６段階で受信したそれぞれのＴＦＣＩ、またはＴＦＩを利用して一つのＴＦＣＩを生成してＤＰＣＣＨを利用して伝送する。
【００６１】
図１１は本発明の実施形態によるＳＲＮＣの動作を示す図である。図１１を参照すると、先ず、ＳＲＮＣは４１１段階で伝送するＤＳＣＨデータを準備する。前記伝送するＤＳＣＨデータが準備されると、ＳＲＮＣは４１２段階に進行してＲＬＣとＭＡＣ-Ｄを通じてＤＲＮＣにＤＳＣＨデータを伝送する。前記ＳＲＮＣは前記４１２段階でＤＳＣＨデータをＤＲＮＣに伝送した後、前記ＤＳＣＨデータに対するスケジューリング情報、即ち、伝送時間情報及びＴＦＣＩを４１３段階で受信する。この時、前記スケジューリング情報は制御フレーム(Control Frame)を利用して受信されることができる。
前記図１３でＣＦＮ(Connection Frame Number)は伝送されるフレームの番号を示し、これはＤＳＣＨデータが伝送される時間に対する情報である。また、前記図１３のＴＦＣＩフィールド２は伝送されるＤＳＣＨデータに対するＴＦＣＩ情報を示す。
【００６２】
さらに図１１を参照すると、前記ＳＲＮＣは４１４段階でノードＢに該当ＤＳＣＨに対する伝送時間情報とＴＦＣＩ情報を入れた制御フレーム(Control Frame)を伝送する。前記制御フレームは該当伝送時間前にノードＢに到着すべきである。４１５段階で前記ＳＲＮＣはＤＣＨデータをＤＣＨに対するＴＦＣＩと共にノードに伝送する。
【００６３】
図１２は本発明の実施形態によるＤＲＮＣの動作を示す図である。図１２を参照すると、ＤＲＮＣは５０１段階で、前記図１１の４１３段階で前記ＳＲＮＣが伝送したＤＳＣＨデータを受信する。前記ＤＳＣＨデータが受信されると、ＤＲＮＣは５０２段階で複数のＲＮＣから受信されたＤＳＣＨデータのスケジューリングを遂行する。即ち、ＤＲＮＣは複数のＲＮＣから受信したＤＳＣＨとＤＲＮＣ自体で生成されたＤＳＣＨを伝送する時間を決定し、また伝送中に使用するチャネルを考慮して、ＴＦＩ、またはＴＦＣＩを決定する。前記５０２段階で伝送時間及びＴＦＩ、またはＴＦＣＩが決定されると、ＤＲＮＣは５０３段階で前記決定された伝送時間情報とＴＦＣＩ情報を制御フレームを利用してＳＲＮＣに伝送する。この時、伝送される制御フレームの構造は前記図８に示されている。前記決定された時間情報とＴＦＣＩ情報を伝送した後、ＤＲＮＣは５０４段階に進行してＤＳＣＨデータに対して決定された時間にＤＳＣＨデータをノードＢに伝送する。
【００６４】
【発明の効果】
上述したように本発明の実施形態では、一つの符号器／復号器構造を利用して多様な種類のＴＦＣＩビットを符号化／復号化することができる。また相異なる符号化方法を使用して符号化された複数のＴＦＣＩシンボルを伝送する時、前記ＴＦＣＩシンボルが均一に分布され伝送されるように多重化することができる。ここで、ＴＦＣＩ符号化は、１０ビットである場合、ＤＳＣＨ及びＤＣＨのデータ伝送量によって、１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１中のいずれか一つを選択して遂行されることができる。また本発明の実施形態によると、論理スプリット方法の場合、ＳＲＮＣとＤＲＮＣが分離されていると、スケジューリング情報をＤＲＮＣのＭＡＣ-Ｃ／ＳＨからＳＮＲＣのＭＡＣ-Ｄに伝送することができる。またＤＳＣＨに対するＴＦＣＩを送信する相異なる方法であるハードスプリット方法と論理スプリット方法を区別して使用できるように信号メッセージを伝送することもできる。
【図面の簡単な説明】
【図１】 一般的な非同期移動通信システムでハードスプリット方法による(１５、５)符号器を備える送信器の構造を示す図である。
【図２】 一般的な非同期移動通信システムでハードスプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図３】 一般的な非同期移動通信システムで論理スプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図４】 本発明の一実施形態によるＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットを相異なる符号化方法に符号化する送信器の構造を示す図である。
【図５】 図４の符号器を示す図である。
【図６】 本発明の一実施形態による符号化されたシンボルを復号化する受信器の構造を示す図である。
【図７】 図６の復号器を示す図である。
【図８】 下向ＤＣＨの信号伝送フォマットを示す図である。
【図９】 相異なる符号化方法に符号化された符号化シンボルをマルチプレクシングする方法を示す図である。
【図１０】 ＳＲＮＣとＤＲＮＣが同一ではない場合、前記論理スプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図１１】 本発明の一実施形態によるＳＲＮＣの動作を示す図である。
【図１２】 本発明の一実施形態によるＤＲＮＣの動作を示す図である。
【図１３】 前記図８のＤＲＮＣからＳＲＮＣに伝送される情報を含めている制御フレームの構造を示す図である。
【符号の説明】
４０５…第１符号器
４０５…第２符号器
４３０…拡散器
４３５…拡散符号生成器
４４０，６４０…スクランブラー
４４５，６４５…スクランブリング符号発生器
４５０…第１ＴＦＣＩビット発生器
４５５…第２ＴＦＣＩビット発生器
４６０…情報発生器
５００…ウォルシュ符号生成器
５１０，５１２，５１４，５１６，５１８，５２０，５２２，５２４，５２６，５２８…乗算器
５４０…排他的加算器
５５０，７７０…制御器
５６０…穿孔器
６００，６０５…復号器
６１０，６２０…デマルチプレクサ
６３０…逆拡散器
６３５…拡散符号生成器
７００…０挿入器
７０１〜７１５…乗算器
７２０〜７３５…逆アダマール変換器
７４０…相関度比較器
７５１〜７６５…スイッチ
【発明の属する技術分野】
本発明は非同期移動通信システムに関するもので、特にハードスプリットモードで下向共有チャネル(Downlink Shared Channel)データの伝送時、送信フレーム情報(Transport Format Combination Indicator、以下“ＴＦＣＩ”)ビットの符号化／復号化装置及び方法に関する。
【０００２】
【従来の技術】
下向共有チャネル(Downlink Shared Channel、以下“ＤＳＣＨ”)は、複数の使用者が時間を分割して使用する共有チャネルである。前記ＤＳＣＨは使用者ごとに専用チャネル(Dedicated Channel、以下“ＤＣＨ”)と共に設定することができる。前記ＤＣＨは専用物理制御チャネル(Dedicated Physical Control Channel、以下、“ＤＰＣＣＨ”)と専用物理データチャネル(Dedicated Physical Data Channel、以下、“ＤＰＤＣＨ”)を含む。特に、前記ＤＳＣＨのため前記ＤＰＣＣＨが使用される。従って、前記ＤＰＣＣＨは該当ＤＣＨとＤＳＣＨのための物理制御チャネルとして使用される。前記ＤＰＣＣＨは制御信号中の一つである送信フレーム情報(Transport Format Combination Indicator、以下、“ＴＦＣＩ”)に対する情報を含む。前記ＴＦＣＩは物理チャネルを通じて伝送されるデータの伝送形式を示す情報である。従って、前記ＴＦＣＩ情報にはＤＣＨとＤＳＣＨすべてに対する情報が含まれる。
【０００３】
前記ＴＦＣＩ情報は１０ビットに構成され、前記１０ビットのＴＦＣＩ情報は３０ビットに符号化される。前記符号化された３０ビットは前記ＤＰＣＣＨを通じて伝送される。
ＤＰＣＣＨを通じてＤＣＨのためのＴＦＣＩとＤＳＣＨのためのＴＦＣＩを同時に伝送する方法は、二つの方法に大別される。一番目がハードスプリット(Hard Split)方法であり、二番目が論理スプリット(Logical Split)方法である。
【０００４】
前記ＤＣＨのためのＴＦＣＩは、ＴＦＣＩフィールド１、または第１ＴＦＣＩとし、ＤＳＣＨのためのＴＦＣＩは、ＴＦＣＩフィールド２、または第２ＴＦＣＩとする。
前記ハードスプリット方法の場合、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２はそれぞれ５ビットずつに示され、それぞれの情報は(１５、５)穿孔された二重直交符号(Bi-Orthogonal code)に符号化される。その後、前記１５ビットＴＦＣＩフィールド１とＴＦＣＩフィールド２は、３０ビットＴＦＣＩフィールド１とＴＦＣＩフィールド２に多重化された後、物理チャネルを通じて伝送される。
【０００５】
前記論理スプリット方法の場合、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２を一つのＴＦＣＩに(３２、１０)穿孔されたリードミュラー符号(または、sub-code second order Reed Muller Code)に符号化(coding)して伝送する。前記論理スプリット方法は、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２の情報ビットを一定比率に分ける。即ち、前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２の情報１０ビットは、１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１に分けられる。前記ＴＦＣＩフィールド１とＴＦＣＩフィールド２は、一定比率に分けられた１０ビットを一つのブロックコーディング(block coding)、即ち、(３２、１０)穿孔されたリードミュラー符号(sub-code second order Reed Muller Code)に符号化して伝送する。
【０００６】
図１は前記ハードスプリット方法による送信器の構造を示す図である。図１を参照すると、先ず５ビットのＤＣＨのためのＴＦＣＩフィールド１が(１５、５)二重直交符号器１００に入力されると、前記符号器１００は前記５ビットのＤＣＨのためのＴＦＣＩフィールド１を符号化して１５シンボルの符号化シンボルをマルチプレクサ１１０に出力する。同時に５ビットのＤＳＣＨのためのＴＦＣＩフィールド２が(１５、５)二重直交符号器１０５に入力されると、前記符号器１０５は前記５ビットのＤＳＣＨのためのＴＦＣＩフィールド２を符号化して１５シンボルの符号化シンボルをマルチプレクサ１１０に出力する。前記マルチプレクサ１１０は前記符号器１００から出力された１５シンボルの符号化シンボルと前記符号器１０５から出力された１５シンボルの符号化シンボルを、時間的にマルチプレクシングして３０シンボルを配列して出力する。マルチプレクサ１２０は前記マルチプレクサ１１０の出力と同時に入力された他の信号を時間的にマルチプレクシングした後、拡散器１３０に出力する。前記拡散器１３０は拡散符号生成器１３５から入力された拡散符号に前記マルチプレクサ１２０の出力信号を拡散して出力する。スクランブラー１４０はスクランブリング符号生成器１４５から入力されたスクランブリング符号に前記拡散信号をスクランブルして出力する。
【０００７】
図２は既存の３ＧＰＰ(3rd Generation Partnership Project)で定義した前記ハードスプリット方法のための基地局と基地局制御器間(ノードＢとＲＮＣ間)の信号メッセージ及びデータ伝送を示す図である。前記図２を参照すると、前記伝送するＤＳＣＨのデータが発生すると、ＳＲＮＣ(Serving ＲＮＣ)１０のＲＬＣ(Radio Link Control)１１は、１０１段階でＳＲＮＣ１０のＭＡＣ-Ｄ(Medium Access Control-Dedicated Control)１３に前記ＤＳＣＨデータを伝送する。この時、伝送されるプリミティブ(primitive)はＭＡＣ-Ｄ-Data-ＲＥＱである。１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３は、ＣＲＮＣ２０のＭＡＣ-Ｃ(ＭＡＣ-Common Channel)２１にＲＬＣ１１から受信したＤＳＣＨデータを伝送する。この時、伝送されるプリミティブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。１０３段階でＣＲＮＣ(Control ＲＮＣ)２０のＭＡＣ-Ｃ２１は、１０２段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３から受信されたＤＳＣＨデータのための伝送時間を決定した後(scheduling)、前記ＤＳＣＨデータと該当ＴＦＩ(Transport Format Indicator)をノードＢ(以下、“ノードＢ”との用語は基地局を意味する)のＬ１(Layer １)３０に伝送する。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。１０４段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３はノードＢのＬ１ ３０にＤＣＨの伝送データと該当ＴＦＩを伝送する。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。前記１０３段階と１０４段階で伝送されるデータは互いに独立的に伝送され、ノードＢのＬ１ ３０はＤＣＨのためのＴＦＣＩとＤＳＣＨのためのＴＦＣＩに区分されたＴＦＣＩを生成する。前記１０３段階及び１０４段階で、データとＴＦＩはデータフレームプロトコル(data frame protocol)を利用して伝送される。
【０００８】
前記１０３段階及び１０４段階でデータとＴＦＩを受信したノードＢのＬ１ ３０は、１０５段階でＵＥ(User Equipment：以下、“ＵＥ”との用語は移動端末を意味する)４０のＬ１ ４１に物理ＤＳＣＨ(以下、ＰＤＳＣＨ)を通じてＤＳＣＨデータを伝送する。そして１０６段階でノードＢのＬ１ ３０はＵＥ４０のＬ１ ４１にＤＰＣＨを利用してＴＦＣＩを伝送する。前記ノードＢのＬ１ ３０は１０３段階と１０４段階で受信したＴＦＩを利用して生成したＴＦＣＩをそれぞれＤＣＨ用、ＤＳＣＨ用フィールドを利用して伝送する。
【０００９】
図３は前記論理スプリット方法のための基地局間の信号メッセージ及びデータ伝送を示す図である。前記図３を参照すると、伝送するＤＳＣＨデータが発生すると、ＲＮＣ３００のＲＬＣ３０１は、２０１段階でＲＮＣ３００のＭＡＣ-Ｄ３０３にＤＳＣＨデータを伝送する。この時、伝送されるプリミティブはＭＡＣ-Ｄ-Data-ＲＥＱである。前記ＲＬＣ３０１からＤＳＣＨデータを受信したＭＡＣ-Ｄ３０３は、２０２段階で前記ＤＳＣＨデータをＭＡＣ-Ｃ／ＳＨ(ＭＡＣ-Common／Shared channel)３０５に伝送する。この時、伝送されるプリミティブはＭＡＣ-Ｃ／ＳＨ-Data-ＲＥＱである。前記ＤＳＣＨデータを受信したＭＡＣ-Ｃ／ＳＨ３０５は、前記ＤＳＣＨデータの伝送時間を決定した後、２０３段階で前記ＤＳＣＨデータに該当するＴＦＣＩをＭＡＣ-Ｄ３０３に伝送する。前記ＭＡＣ-Ｃ／ＳＨ３０５は前記２０３段階で該当ＴＦＣＩをＭＡＣ-Ｄ３０３に伝送した後、２０４段階でノードＢのＬ１ ３０７にＤＳＣＨデータを伝送する。前記ＤＳＣＨデータは前記２０３段階で予め決定された(scheduled)時間に伝送される。前記２０３段階でＭＡＣ-Ｃ／ＳＨ３０５から伝送されるＤＳＣＨデータに対するＴＦＣＩを受信したＭＡＣ-Ｄ３０３は、２０５段階でＤＳＣＨのためのＴＦＩ(ＴＦＩ１)を決定してノードＢのＬ１ ３０７に伝送する。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣＩを伝送することもできる。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。
【００１０】
前記ＤＳＣＨのためのＴＦＩ(ＴＦＩ１)を伝送した後、前記ＭＡＣ-Ｄ３０３は２０６段階でＤＣＨのためのＴＦＩ(ＴＦＩ２)を決定し、前記ＴＦＩ２と共にＤＣＨデータをノードＢのＬ１ ３０７に伝送する。前記ＭＡＣ-Ｄ３０３は前記ＴＦＩの代わりＴＦＣＩを伝送することもできる。この時、伝送されるプリミティブはＭＰＨＹ-Data-ＲＥＱである。前記２０４段階で伝送されるＤＳＣＨデータと２０５段階で伝送されるＴＦＩは、前記２０３段階で決定された時間と関係を有する。即ち、２０５段階で伝送されるＴＦＩは、２０４段階で前記ＤＳＣＨデータがＰＤＳＣＨを通じて伝送される直前フレームにＤＰＣＣＨを通じてＵＥ３１０に伝送される。前記２０４、２０５及び２０６段階で前記データ及びＴＦＩはフレームプロトコル(Frame protocol)を利用して伝送される。特に、２０６段階で前記ＴＦＣＩは制御フレーム(Control frame)を通じて伝送される。２０７段階でノードＢのＬ１ ３０７は、ＵＥ３１０のＬ１ ３１１にＰＤＳＣＨを通じてＤＳＣＨデータを伝送する。前記２０８段階でノードＢのＬ１ ３０７は前記２０５段階と２０６段階で受信されたＴＦＩを利用してＴＦＣＩを生成し、前記生成されたＴＦＣＩをＵＥ３１０のＬ１ ３１１にＤＰＣＨを通じて伝送する。具体的に前記ノードＢのＬ１ ３０７は前記２０５段階と２０６段階で受信したそれぞれのＴＦＣＩ、またはＴＦＩを利用してＴＦＣＩを生成してＤＰＣＣＨを利用して伝送する。
【００１１】
前記論理スプリット方法を要約すると、前記ＭＡＣ-Ｃ／ＳＨ３０５は２０３段階でＭＡＣ-Ｄ３０３にＤＳＣＨスケジューリング情報及び該当ＤＳＣＨのＴＦＣＩ情報を伝送する。これはＤＳＣＨのためのＴＦＣＩとＤＣＨのためのＴＦＣＩを同一の符号化方法に符号化するために、ＭＡＣ-Ｄ３０３は前記ＤＳＣＨスケジューリング情報とＴＦＣＩ情報をノードＢのＬ１ ３０７に同時に伝送すべきであるためである。従ってＭＡＣ-Ｄ３０３が伝送するデータを有する場合、ＭＡＣ-Ｃ３０５にデータを伝送した後、ＭＡＣ-Ｃ３０５からのスケジューリング(Scheduling)情報及びＴＦＣＩ情報を受信するまで、遅延が発生する。またＭＡＣ-Ｃ３０５とＭＡＣ-Ｄ３０３がｌｕｒ上に分離されている場合、即ち、ＭＡＣ-Ｃ３０５はＤＲＮＣ(Drift ＲＮＣ)に、ＭＡＣ-Ｄ３０３はＳＲＮＣにある場合、ｌｕｒ上でスケジューリング情報及びＴＦＣＩ情報を交換するので、大きな遅延が発生する。
【００１２】
前記説明によると、論理スプリット方法に比べてハードスプリット方法が、ＭＡＣ-Ｃでのスケジューリング以後に、ＭＡＣ-Ｄへの情報伝送が不要であるので、遅延(delay)を低減することができる。これはハードスプリット方法の場合、ノードＢでＤＣＨ用ＴＦＣＩとＤＳＣＨ用ＴＦＣＩをそれぞれ独立的に符号化できるので可能である。またＭＡＣ-ＣとＭＡＣ-Ｄがｌｕｒ上に分離されている場合、即ちＭＡＣ-ＣはＤＲＮＣに、ＭＡＣ-ＤはＳＲＮＣにある場合、ｌｕｒ上でスケジューリング情報を交換しないので、遅延増加を防止することができる利点がある。前記説明によると、ＤＣＨとＤＳＣＨのための前記ＴＦＣＩの情報量(ビット)は、それぞれ５ビットずつ固定的に分けられ、それぞれ最大前記ＤＣＨのための３２個の情報と前記ＤＳＣＨのための３２個の情報を示すことができる。従って、ＤＳＣＨ、またはＤＣＨのための３２個以上の情報が要求される場合は、ハードスプリットモードが使用できない短所がある。
【００１３】
【発明が解決しようとする課題】
従って本発明の目的は、移動通信システムで一つのエンコーダ構造を利用して多数のコーディングを遂行することができる装置及び方法を提供することにある。
本発明の他の目的は、相異なるコーディング方法を利用してコーディングされたシンボルをマルチプレックシングして伝送する装置及び方法を提供することにある。
【００１４】
本発明のさらに他の目的は、ハードスプリットモードの場合、それぞれ５ビットに構成される情報量をロジックスプリットモードのように、１０ビットを１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１などに分けて情報を示した後、それぞれに対してコーディングを適用することができるようにする装置及び方法を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的を達成するための本発明は、符号分割多重接続移動通信システムで第１チャネルと第２チャネルの情報量の比によってそれぞれ対応されるＴＦＣＩビットを符号化して伝送する装置において、第１符号化されたシンボルを発生させるための前記第１チャネルの伝送形式組合を示す第１ＴＦＣＩビットを符号化し、予め決定された第１穿孔位置により前記符号化された第１シンボルを穿孔する第１符号化器と、第２符号化されたシンボルを発生させるための前記第２チャネルの伝送形式組合を示す第２ＴＦＣＩビットを符号化し、予め決定された第２穿孔位置により前記符号化された第２シンボルを穿孔する第２符号化器と、前記第１符号化器と前記第２符号化器の出力シンボルを多重化して前記シンボルを前記第２チャネルを通じて伝送する多重化器と、からなることを特徴とする。
【００１６】
また、このような目的を達成するための本発明は、移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、前記第１チャネルのための制御データを伝送するために設定される第３チャネルを通じて符号化された第１及び第２ＴＦＣＩビットを伝送する基地局と、を含む符号分割多重接続移動通信システムでのＴＦＣＩ伝送方法において、符号化された第１シンボルの生成のための前記第１チャネルの伝送形式組合を示す第１ＴＦＣＩビットと、符号化された第２シンボルの生成のための前記第２チャネルの伝送形式組合を示す第２ＴＦＣＩビットを符号化する過程と、前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビットの第１及び第２穿孔位置によって前記符号化された第１シンボルと前記符号化された第２シンボルを穿孔する過程と、前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビットを多重化する過程と、前記第３チャネルを通じて前記多重化された符号化ＴＦＣＩビットを伝送する過程と、からなることを特徴とする。
望ましくは、前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用チャネルであることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
本発明はハードスプリット方法の場合、ＤＳＣＨとＤＣＨのための情報ビットの数が総１０ビットであり、前記１０情報ビットが１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１に分けられた後、それぞれに対して符号化(coding)を適用する。
【００１８】
先ず、物理階層で一つのフレームには３０個のＴＦＣＩ符号シンボルが符号率１／３で伝送される。前記ＴＦＣＩ情報ビットが前記のように一定比に分けられる時、前記一定比と同一の比率に符号シンボルの数を分けてそれぞれの符号率を維持するのが望ましい。例えば、１０個の入力ビットが１：９の比に分けられる場合、３０個の出力シンボルは符号率１／３に３：２７の比に分けられ、１０個の入力ビットが２：８に分けられる場合、３０個の出力シンボルは６：２４の比に分けられ、１０個の入力ビットが３：７に分けられる場合、３０個の出力シンボルは９：２１の比に分けられ、１０個の入力ビットが４：６に分けられる場合、３０個の出力シンボルは１２：１８の比に分けられる。
【００１９】
従って、情報量の比率が１：９である場合、１ビットを受信して３個の符号シンボルを出力する(３、１)符号器と、９ビットを受信して２７個の符号シンボルを出力する(２７、９)符号器が必要であり、情報量の比率が２：８である場合、２ビットを受信して６個の符号シンボルを出力する(６、２)符号器と、８ビットを受信して２４個の符号シンボルを出力する(２４、８)符号器が必要であり、情報量の比率が３：７である場合、３ビットを受信して９個の符号シンボルを出力する(９、３)符号器と、７ビットを受信して２１個の符号シンボルを出力する(２１、７)符号器が必要であり、情報量の比率が４：６である場合、４ビットを受信して１２個の符号シンボルを出力する(１２、４)符号器と、６ビットを受信して１８個の符号シンボルを出力する(１８、６)符号器が必要である。従って、前記１０種類の符号器が優秀な性能及び低いハードウェアの複雑度を有するために、前記１０種類の符号器が同一の構造に動作することが要求される。
【００２０】
通常的に、線形誤り訂正符号(Linear Error Correcting Code)の性能を示す尺度(measure)には、誤り訂正符号の符号語(codeword)のハミング距離(Hamming distance)分布があるが、これはそれぞれの符号語で０ではないシンボルの数を意味する。例えば、“０１１１”が所定符号語であれば、この符号語に含まれた１の数、即ち、ハミング距離は３である。この時、各種符号語のハミング距離値中の一番小さい値を最小距離(ｄmin：minimum distance)とする。前記最小距離が大きいほど、前記線形誤り訂正符号は優秀な誤り訂正性能を有する。これは参照文献“The Theory of Error-Correcting Codes”- F．J．Macwilliams, N．J．A．Sloane, North-Hollandで詳細に開示されている。
【００２１】
また、低いハードウェアの複雑度のため、前記相異なる長さの符号器を同一構造で動作させるためには、一番大きな長さの符号、即ち、(３２、１０)符号をショートニング(Shortening)するのが望ましい。前記ショートニング方法を使用するためには符号シンボルの穿孔が必要であるが、前記(３２、１０)符号の穿孔において、前記符号の最小距離は前記穿孔位置によって変わる。従って、前記穿孔された符号が最適の最小距離を有するようにする穿孔位置を求めることが望ましい。
【００２２】
例えば、前記複数個の符号中、(６、２)符号として、最適の符号は(３、２)シンプレックス符号を２回反復して使用するのが最小距離観点で一番望ましい。この時、前記(３、２)シンプレックスの入力情報ビットと出力される(３、２)シンプレックス符号語間の関係は、下記表１のようである。
【表１】
もし、前記(３、２)シンプレックス符号語を２回反復すると、入力情報ビットと出力される(３、２)シンプレックス符号語間の関係は、下記表２のようである。
【表２】
しかし、前記２回反復した(３、２)シンプレックス符号語は、既存の(１６、４)リードミュラー符号をショートニングすることにより具現することができる。ショートニング方法に対して例を挙げて説明すると、先ず、(１６、４)リードミュラー符号は長さ１６である４個の基底符号語の線形結合である(ここで、４は入力情報ビットの数である)。前記４個の入力情報ビット中、２ビットのみを受信するとは、長さ１６である４個の基底符号語中、２個の基底符号語のみの線形結合を使用し、残りは使用しないということである。また、前記のように基底符号語の使用を制限した後、前記１６個のシンボル中、１０個のシンボルを穿孔すると、前記(１６、４)符号器を(６、２)符号器として動作させることができる。下記表３は前記ショートニング方法を説明する。
【００２５】
【表３】
前記表３を参照すると、先ず、全ての(１６、４)符号語は長さ１６の４個の基底符号語(表３のＡ、Ｂ、Ｃ、Ｄ)の線形結合である。この時、前記(６、２)符号を得るために、前記４個の基底符号語中、上位２個の符号語のみを使用する。すると、前記上位４個の符号語のみ使用され、残り下位１２個の符号語は自動的に使用されないようになる。また前記上位４個の符号語を長さ６の符号語に形成するためには、１６個のシンボル中、１０個のシンボルを穿孔すべきである。前記表３で(＊)に表示された部分を穿孔し、残り６個の符号シンボルを集めると、前記表２で示した２回反復された(３、２)シンプレックス符号語を得ることができる。従って、下記では(３２、１０)リードミュラー符号(Sub-code of the Second order Reed Muller code)をショートニングして、情報量の比が１：９である場合に使用される(３、１)最適符号と(２７、９)最適符号を形成する符号器の構造と、情報量の比が２：８である場合に使用される(６、２)最適符号と(２４、８)最適符号を形成する符号器の構造と、情報量の比が３：７である場合に使用される(９、３)最適符号と(２１、７)最適符号を形成する符号器の構造と、情報量の比が４：６である場合に使用される(１２、４)最適符号と(１８、６)最適符号を形成する符号器の構造と、情報量の比が５：５である場合に使用される(１５、５)最適符号と(１５、５)最適符号を形成する符号器の構造に対して説明する。
【００２７】
下記の実施形態はハードスプリット方法で、それぞれ５ビットに構成される情報量を論理(Logical)スプリットモードのように、１０ビットを１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１に分けて情報を示した後、それぞれに対して符号化を適用できるようにする装置及び方法を示す。
【００２８】
第１実施形態
図４は本発明の実施形態による送信器の構造を示す。図４を参照すると、前記情報量の比に応じて分けられたＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットが第１符号器４００と第２符号器４０５にそれぞれ入力される。ここで、前記ＤＳＣＨ用ＴＦＣＩビットはＴＦＣＩフィールド１、または第１ＴＦＣＩとし、ＤＣＨ用ＴＦＣＩビットはＴＦＣＩフィールド２、または第２ＴＦＣＩビットとする。前記ＤＳＣＨ用ＴＦＣＩビットは第１ＴＦＣＩビット発生器４５０で発生され、ＤＣＨ用ＴＦＣＩビットは第２ＴＦＣＩビット発生器４５５で発生される。前記第１及び第２ＴＦＣＩビットは情報量の比に応じて、上述したように相異なる比率を有する。また前記情報量の比に応じた符号語の長さ設定値である符号長さ情報を示す長さ制御信号が第１符号器４００と第２符号器４０５に入力される。前記符号長さ情報は符号長さ情報発生器４６０で発生され、この時、前記符号長さ情報は前記第１ＴＦＣＩビット及び第２ＴＦＣＩビットの長さによって可変される値を有する。
【００２９】
前記情報量の比が６：４である場合、前記符号器４００は前記６ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、６ビットを受信して１８シンボルの符号語を出力する(１８、６)符号器として動作するようにする長さ制御信号に応答して、１８シンボルの符号化シンボルを出力し、符号器４０５は前記４ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、４ビットを受信して１２シンボルの符号語を出力する(１２、４)符号器として動作するようにする長さ制御信号に応答して、１２シンボルの符号化シンボルを出力するようになる。また、情報量の比が７：３である場合、前記符号器４００は前記７ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、７ビットを受信して２１シンボルの符号語を出力する(２１、７)符号器として動作するようにする長さ制御信号に応答して、２１シンボルの符号化シンボルを出力し、前記符号器４０５は前記３ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、３ビットを受信して９シンボルの符号語を出力する(９、３)符号器として動作するようにする長さ制御信号に応答して、９シンボルの符号化シンボルを出力するようになる。また、情報量の比が８：２である場合、前記符号器４００は前記８ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、８ビットを受信して２４シンボルの符号語を出力する(２４、８)符号器として動作するようにする長さ制御信号に応答して、２４シンボルの符号化シンボルを出力し、前記符号器４０５は前記２ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、２ビットを受信して６シンボルの符号語を出力する(６、２)符号器として動作するようにする長さ制御信号に応答して、６シンボルの符号化シンボルを出力するようになる。
【００３０】
また、情報量の比が９：１である場合、前記符号器４００は前記９ビットのＤＳＣＨ用ＴＦＣＩビットを受信すると同時に、９ビットを受信して２７シンボルの符号語を出力する(２７、９)符号器として動作するようにする長さ制御信号に応答して、２７シンボルの符号化シンボルを出力し、前記符号器４０５は前記１ビットのＤＣＨ用ＴＦＣＩビットを受信すると同時に、１ビットを受信して３シンボルの符号語を出力する(３、１)符号器として動作するようにする長さ制御信号に応答して、３シンボルの符号化シンボルを出力するようになる。
図５は前記符号器４００及び符号器４０５の構造を示す。前記符号器の動作をそれぞれの情報量の比に応じて説明する。
【００３１】
1 ．情報量の比が１：９である場合
情報量の比が１：９である場合、符号器４００は(３、１)符号器として動作し、符号器４０５は(２７、９)符号器として動作する。従って、符号器４００と符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、前記符号器４００の動作を説明する。
【００３２】
１ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０にし、残りａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９はすべて０にする。すると、前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力する。また、前記ウォルシュ符号生成器５００はその以外の基底符号語Ｗ２、Ｗ４、Ｗ８、Ｗ１６を生成してそれぞれ乗算器５１２、５１４、５１６、５１８に出力し、all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８それぞれに入力された前記入力ビットａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９がすべて０であるので、前記乗算器５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８は０(信号なし)を出力して、排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８の出力値を排他的加算した値が、前記乗算器５１０の出力値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力し、前記穿孔器５６０は前記制御器５５０で出力された長さ制御信号によって前記入力された０番目から３１番目までの総３２個の符号シンボル中、１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２９シンボルを穿孔した後、３個の穿孔しない符号化シンボルを出力する。
【００３３】
次に、符号器４０５の動作を説明する。
９ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８にし、残りａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力すると、前記乗算器５２０はシンボル単位に前記全部１である基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、マスク生成器５０４は基底符号語Ｍ１＝０１０１ ００００ １１００ ０１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力し、基底符号語Ｍ２＝００００ ００１１ １００１ １０１１ １０１１ ０１１１ ０００１ １１００を生成して乗算器５２４に出力し、基底符号語Ｍ４＝０００１ ０１０１ １１１１ ００１０ ０１１０ １１００ １０１０ １１００を生成して乗算器５２６に出力する。すると、前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力し、前記乗算器５２４はシンボル単位に前記基底符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５４０に出力し、前記乗算器５２６はシンボル単位に前記基底符号語Ｍ４と入力ビットａ８を乗算して排他的加算器５４０に出力する。また、前記マスク生成器５０４は基底符号語Ｍ８を生成して乗算器５２８に出力する。しかし、前記乗算器５２８に入力された前記入力ビットａ９が０であるので、前記乗算器５２８は０(信号なし)を出力して、排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値は、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力し、前記穿孔器５６０は前記制御器５５０で出力された制御信号によって前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、２、８、１９、２０番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２個の符号シンボル中、５シンボルを穿孔した後、２７個の穿孔しない符号化シンボルを出力する。
【００３４】
２．情報量の比が２：８である場合
情報量の比が２：８である場合、符号器４００は(６、２)符号器として動作し、符号器４０５は(２４、８)符号器として動作する。従って、符号器４００と符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、符号器４００の動作を説明する。
【００３５】
２ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１にし、残りａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力すると、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力する。また、前記ウォルシュ符号生成器５００は、その以外の基底符号語Ｗ４、Ｗ８、Ｗ１６を生成してそれぞれ乗算器５１４、５１６、５１８に出力し、all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ２、ａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８は０を出力して、排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８の出力値を排他的加算した値は、前記乗算器５１０と乗算器５１２の出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０で出力された制御信号によって前記入力された０番目から３１番目までの総３２個の符号シンボル中、３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２６シンボルを穿孔した後、６個の穿孔しない符号化シンボル、０、１、２、４、５、６番目符号化シンボルを出力する。
【００３６】
次に、符号器４０５の動作を説明する。
８ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６、ａ７にし、残りａ８、ａ９は０にする。すると、前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力する。すると、前記乗算器５２０はシンボル単位に全部１である前記基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、マスク生成器５０４は基底符号語Ｍ１＝０１０１ ００００ １１００ ０１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力し、基底符号語Ｍ２＝００００ ００１１ １００１ １０１１ １０１１ ０１１１ ０００１ １１００を生成して乗算器５２４に出力する。前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力し、前記乗算器５２４はシンボル単位に前記基底符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５４０に出力する。また、前記マスク生成器５０４は前記基底符号語Ｍ４、Ｍ８を生成してそれぞれ乗算器５２６及び５２８に出力する。しかし、前記乗算器５２６、５２８にそれぞれ入力された前記入力ビットａ８、ａ９が０であるので、前記乗算器５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算して値と、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４からの出力値を排他的加算した値が同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０で出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、１、７、１３、１５、２０、２５、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、８シンボルを穿孔した後、２４個の穿孔しない符号化シンボルを出力する。
【００３７】
３．情報量の比が３：７である場合
情報量の比が３：７である場合、符号器４００は(９、３)符号器として動作し、符号器４０５は(２１、７)符号器として動作する。従って、符号器４００及び符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、符号器４００の動作を説明する。
【００３８】
３ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１、ａ２にし、残りａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力する。また、前記ウォルシュ符号生成器５００はその以外の基底符号語Ｗ８、Ｗ１６を生成してそれぞれ乗算器５１６、５１８に出力し、all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１６、５１８、５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ３、ａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５１６、５１８、５２０、５２２、５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値は、前記乗算器５１０、５１２、及び５１４からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。すると、前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２３シンボルを穿孔した後、９個の穿孔しない符号化シンボルを出力する。
【００３９】
次に、符号器４０５の動作を説明する。
７ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６にし、残りａ７、ａ８、ａ９は０にする。すると、前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力する。すると、前記乗算器５２０はシンボル単位に全部１である前記基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、マスク生成器５４０は基底符号語Ｍ１＝０１０１ ００００ １１００ ０１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力する。前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力する。さらに前記マスク生成器５０４は前記基底符号語Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２４、５２６、５２８に出力する。しかし、前記乗算器５２４、５２６、５２８にそれぞれ入力された前記入力ビットａ７、ａ８、ａ９が０であるので、前記乗算器５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０で出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、１、２、３、４、５、７、１２、１８、２１、２４番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１１個のシンボルを穿孔した後、２１個の穿孔しない符号化シンボルを出力する。
【００４０】
４．情報量の比が４：６である場合
情報量の比が４：６である場合、符号器４００は(１２、４)符号器として動作し、符号器４０５は(１８、６)符号器として動作する。従って、符号器４００及び符号器４０５の動作をそれぞれ説明すると、次のようである。
先ず、符号器４００の動作を説明する。
【００４１】
４ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１、ａ２、ａ３にし、残りａ４、ａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００が基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力する。そして、前記ウォルシュ符号生成器５００はその以外の基底符号語Ｗ１６を生成して乗算器５１８に出力し、前記all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５１８、５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ４、ａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５１８、５２０、５２２、５２４、５２６、５２８が０を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。すると、前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、２０個のシンボルを穿孔した後、１２個の穿孔しない符号化シンボルを出力する。
【００４２】
次に、符号器４０５の動作を説明する。
６ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ５にし、残りａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。また、前記all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力する。すると、前記乗算器５２０はシンボル単位に前記全部１である基底符号語と入力ビットａ５を乗算して排他的加算器５４０に出力する。また、前記マスク生成器５０４は基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５２２、５２４、５２６、５２８にそれぞれ入力された前記入力ビットａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５２２、５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、５１８、５２０からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１４シンボルを穿孔した後、１８個の穿孔しない符号化シンボルを出力する。
【００４３】
５．情報量の比が５：５である場合
情報量の比が５：５である場合、符号器４００と４０５はすべて(１５、３)符号器として動作する。従って、前記符号器４００及び４０５の動作を説明すると、次のようである。
５ビットの入力ビットが符号器４００に入力されると、前記入力ビットはａ０、ａ１、ａ２、ａ３、ａ４にし、残りａ５、ａ６、ａ７、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００が基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。そして前記all １符号生成器５０２は全部１である基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８を生成してそれぞれ乗算器５２２、５２４、５２６、５２８に出力する。しかし、前記乗算器５２０、５２２、５２４、５２６、５２８に入力された前記入力ビットａ５、ａ６、ａ７、ａ８、ａ９が０であるので、前記乗算器５２０、５２２、５２４、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、及び５１８からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、３０、３１番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１７個のシンボルを穿孔した後、１５個の穿孔しない符号化シンボルを出力する。
【００４４】
前記第１実施形態による(２１、７)符号器は、７ビットの入力ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６を順次的に受信するのが自然であるが、前記方法によると、前記線形ブロック符号の最小距離が７になり、最適符号の最小距離である８にならない。従って、前記(２１、７)符号器において、入力ビットに対して若干の調整をすると、最小距離が８である最適符号に形成することができる。従って、下記では第２実施形態による最適の(２１、７)符号を生成する方法を説明する。下記第２実施形態では(２１、７)符号器と復号器の動作のみが変わるだけで、その以外のハードウェアの動作は前記第１実施形態と同一であるので、(２１、７)符号器と復号器の動作のみを説明する。
【００４５】
第２実施形態
前記第２実施形態による図４の符号器４０５が(２１、７)符号で動作する時の動作を、図５を参照して説明する。
７ビットの入力ビットが符号器４０５に入力されると、前記入力ビットはそれぞれａ０、ａ１、ａ２、ａ３、ａ４、ａ６、ａ７にし、残りａ５、ａ８、ａ９は０にする。前記入力ビットａ０は乗算器５１０に、入力ビットａ１は乗算器５１２に、入力ビットａ２は乗算器５１４に、前記入力ビットａ３は乗算器５１６に、入力ビットａ４は乗算器５１８に、入力ビットａ５は乗算器５２０に、入力ビットａ６は乗算器５２２に、入力ビットａ７は乗算器５２４に、入力ビットａ８は乗算器５２６に、入力ビットａ９は乗算器５２８に入力される。これと同時に、ウォルシュ符号生成器５００は基底符号語Ｗ１＝１０１０１０１０１０１０１０１１０１０１０１０１０１０１０１００を生成して乗算器５１０に出力し、基底符号語Ｗ２＝０１１００１１００１１００１１０１１００１１００１１００１１００を生成して乗算器５１２に出力し、基底符号語Ｗ４＝０００１１１１００００１１１１０００１１１１００００１１１１００を生成して乗算器５１４に出力し、基底符号語Ｗ８＝０００００００１１１１１１１１０００００００１１１１１１１１００を生成して乗算器５１６に出力し、基底符号語Ｗ１６＝０００００００００００００００１１１１１１１１１１１１１１１０１を生成して乗算器５１８に出力する。すると、前記乗算器５１０はシンボル単位に前記基底符号語Ｗ１と入力ビットａ０を乗算して排他的加算器５４０に出力し、前記乗算器５１２はシンボル単位に前記基底符号語Ｗ２と入力ビットａ１を乗算して排他的加算器５４０に出力し、前記乗算器５１４はシンボル単位に前記基底符号語Ｗ４と入力ビットａ２を乗算して排他的加算器５４０に出力し、前記乗算器５１６はシンボル単位に前記基底符号語Ｗ８と入力ビットａ３を乗算して排他的加算器５４０に出力し、前記乗算器５１８はシンボル単位に前記基底符号語Ｗ１６と入力ビットａ４を乗算して排他的加算器５４０に出力する。
【００４６】
また、マスク生成器５４０が基底符号語Ｍ１＝０１０１ ００００ １１０００１１１ １１００ ０００１ １１０１ １１０１を生成して乗算器５２２に出力し、基底符号語Ｍ２＝００００ ００１１ １００１ １０１１ １０１１ ０１１１ ０００１ １１００を生成して乗算器５２４に出力すると、前記乗算器５２２はシンボル単位に前記基底符号語Ｍ１と入力ビットａ６を乗算して排他的加算器５４０に出力し、前記乗算器５２４はシンボル単位に前記基底符号語Ｍ２と入力ビットａ７を乗算して排他的加算器５４０に出力する。さらに、all １符号生成器５０２は全部１である長さ３２の基底符号語を生成して乗算器５２０に出力し、マスク生成器５０４は前記基底符号語Ｍ４、Ｍ８を生成してそれぞれ乗算器５２６、５２８に出力する。しかし、前記乗算器５２０、５２６、５２８にそれぞれ入力された前記入力ビットａ５、ａ８、ａ９が０であるので、前記乗算器５２０、５２６、５２８は０(信号なし)を出力して、前記排他的加算器５４０の出力に影響を与えない。即ち、前記排他的加算器５４０が乗算器５１０、５１２、５１４、５１６、５１８、５２０、５２２、５２４、５２６、５２８からの出力値をすべて排他的加算した値が、前記乗算器５１０、５１２、５１４、５１６、５１８、５２２、５２４からの出力値を排他的加算した値と同一である。前記排他的加算器５４０から出力された３２個のシンボルは穿孔器５６０に入力される。これと同時に、前記制御器５５０は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器５６０に出力する。前記穿孔器５６０は、前記制御器５５０から出力された制御信号に応じて前記入力された０番目から３１番目までの総３２個の符号シンボル中、０、２、６、７、９、１０、１２、１４、１５、２９、３０番目符号シンボルを穿孔する。言い換えれば、前記穿孔器５６０は３２符号シンボル中、１１シンボルを穿孔した後、２１個の穿孔しない符号化シンボルを出力する。
【００４７】
前記第２実施形態による前記図６の復号器６０５が(２１、７)符号に動作される時の動作を、図７を参照して説明する。
図７を参照すると、受信シンボルｒ(ｔ)は０挿入器７００に入力され、これと同時に、符号長さ情報が制御器７７０に入力される。前記制御器７７０は前記受信シンボルの符号長さによる穿孔位置(０、２、６、７、９、１０、１２、１４、１５、２９、３０)を貯蔵し、前記貯蔵された穿孔位置情報を０挿入器７００に出力する。例えば、符号率が(２１、７)であると、前記制御器７７０は１１個の穿孔位置に対する情報を前記０挿入器７００に出力する。すると、前記０挿入器７００は前記穿孔位置制御情報に従って穿孔位置に０を挿入して長さ３２であるシンボル列を出力する。前記シンボル列は逆アダマール変換器７２０と乗算器７０１乃至７１５にそれぞれ入力される。前記乗算器７０１乃至７１５に入力された信号は、マスク生成器７１０で前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８から生成されたマスク符号語Ｍ１乃至Ｍ１５と乗算された後に出力される。前記乗算器７０１乃至７１５から出力されたシンボルはスイッチ７５２乃至７６５にそれぞれ出力される。(２１、７)符号器の場合は、２個の基底符号語(Ｍ１、Ｍ２)のみを使用するので、３個のスイッチ７５２、７５３、７５４のみを連結する。すると、前記４個の逆アダマール変換器７２０、７２１、７２２、７２３は入力された３２個のシンボルを逆アダマール変換(Inverse Fast Hadamard Transform、以下“ＩＦＨＴ”)する。前記ＩＦＨＴは長さ３２のウォルシュ符号と前記受信された３２個のシンボル間の相関値を獲得する機能である。各逆アダマール変換器７２０、７２１、７２２、７２３は前記一番大きな相関値に対応する前記ウォルシュインデックスと前記受信されたシンボルと共に前記一番大きな相関値を出力する。前記相関度比較器７４０は前記逆アダマール変換器７２０、７２１、７２２、７２３から出力された相関値を比較し、前記一番大きな相関値に対応したウォルシュインデックスを出力する。これは前記一番大きな相関値に対応した前記マスク符号語インデックス(２ビット)と前記ウォルシュインデックス(５ビット)から検出されたＴＦＣＩビットにより獲得される。前記実施形態において、前記符号器は、初めの５ビットは順次的に受信し、一つの０ビットを挿入した後、残り２ビットを受信するので、前記検出されたＴＦＣＩビットは前記マスク符号語インデックスと前記ウォルシュインデックスの結合である。
【００４８】
今まで、情報量の比がそれぞれ９：１、８：２、７：３、または６：４である場合の符号器４００と４０５の動作を説明した。
上述した送信器で符号化動作後、符号器４００と４０５から出力される符号化シンボルは、マルチプレクサ４１０により時間的にマルチプレクシングされ、３０シンボルのマルチプレクシングされた信号が出力される。
【００４９】
次に、マルチプレクサ４１０が符号化されたＤＳＣＨとＤＣＨをマルチプレクシングする方法に対して説明する。前記マルチプレクサ４１０は前記符号器４００と４０５で出力される符号化シンボルを可能な限り均一に分布されるようにマルチプレクシングして３０ビットを配列する。
下記の説明で、ＤＣＨのためのＴＦＣＩビットとＤＳＣＨのためのＴＦＣＩビットがそれぞれｍビットとｎビットに構成されると仮定する。この時、ｍとｎが有することができる値は(ｍ、ｎ)＝１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１である。
【００５０】
先ず、ｍ値がｎ値より大きな場合を説明する。ｎ値がｍ値より大きな場合にもｎ値とｍ値を置き換えて下記方法を利用すると、ＤＣＨとＤＳＣＨのためのＴＦＣＩビットを配列することができる。
上述した符号化方法によると、ＤＣＨとＤＳＣＨのためのＴＦＣＩビットがそれぞれｍビットとｎビットに構成された場合、符号化後に生成されたビット数は、それぞれｍ＊３とｎ＊３である。従って、生成された符号化シンボルを伝送するための位置を選定するために、先ずＤＰＣＣＨを通じて伝送する３０ビットを１０ビットずつ分けた後、それぞれの１０ビットにＤＣＨのためのｍ＊３ビットを３等分したｍビットと、ＤＳＣＨのためのｎ＊３ビットを３等分したｎビットを配列する。
【００５１】
次に、与えられた１０ビットを利用してＤＣＨのためのｍビットとＤＳＣＨのためのｎビットを配列する方法を説明する。
Ｌは１０ビット中のＬ番目ビットを示す。
【数１】
前記式１及び式２で、
【数３】
【数４】
前記式２でＦ(−１)は０に定義する。即ち、Ｆ(-１)＝０である。前記数式を利用してＤＣＨのためのｍビットとＤＳＣＨのためのｎビットを配列する方法を説明すると、次の式３のようである。１０個のＬ値中、ｎ個のＬ値にはＤＳＣＨのためのビットが順に配列される。
【００５３】
【数５】
１０個のＬ値中、前記式３に与えられた値以外のＬ値には、ＤＣＨのためのｍ個のビットを配列する。即ち、下記式４のように表示することができる。
【００５４】
【数６】
表４はｍ：ｎが９：１、８：２、７：３、６：４、５：５のそれぞれの場合に対するＦ(ｋ)及びＧ(ｋ)を示す。
【００５５】
【表４】
図９はｍ：ｎ＝６：４である場合に、ＤＣＨのためのＴＦＣＩビットとＤＳＣＨのためのＴＦＣＩビットをＤＰＣＣＨ３０ビットに対応させる関係を説明する図である。前記表４のように、ｍ：ｎ＝６：４である場合、ＤＳＣＨの位置はＬ値が２、４、７、９である場合に対応する。
すると、前記マルチプレクシングされた信号は、さらにマルチプレクサ４２０に印加され、図８のように電力制御ビット(ＴＰＣ)、パイロットビットのような信号と時間的にマルチプレクシングされ出力される。拡散器４３０は前記マルチプレクシングされたシンボルを拡散符号生成器４３５から入力された拡散符号とチャネル区分のためシンボル単位にチャネル拡散してチップ単位に出力する。スクランブラー４４０は前記チャネル拡散された信号をスクランブリング符号発生器４４５から入力されたスクランブリング符号にスクランブリングして出力する。
【００５７】
図６は本発明の実施形態による受信器の構造を示す。図６を参照すると、先ず、受信信号がデスクランブラー６４０に入力される。これと同時にスクランブリング符号発生器６４５からスクランブリング符号が入力され、前記入力された受信信号を前記入力されたスクランブリング符号にデスクランブリングして出力する。前記デスクランブリングされたシンボルが逆拡散器６３０に入力されると、これと同時に、拡散符号生成器６３５から拡散符号が入力され、逆拡散されシンボル単位に出力される。すると、前記逆拡散された受信信号はデマルチプレクサ６２０により電力制御ビット(ＴＰＣ)、パイロットビット、フィードバック信号のようなその他の信号とＴＦＣＩビットにデマルチプレクシングされる。前記デマルチプレクシングされたＴＦＣＩシンボルは、さらにデマルチプレクサ６１０に入力される。これと同時に、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットの情報量比率に応じた符号長さ制御情報にデマルチプレクサ６１０に入力され、前記比率によってＤＳＣＨ用ＴＦＣＩ符号シンボルとＤＣＨ用ＴＦＣＩ符号シンボルに分離され、それぞれの復号器６００と復号器６０５に入力される。前記復号器６００と復号器６０５は、前記ＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットの情報量比率に応じた符号長さ制御情報に基づいて、それぞれに該当する符号による復号過程を遂行した後、それぞれＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットを出力する。
【００５８】
図７は前記復号器６００及び復号器６０５の構造を示す。図７を参照すると、前記受信シンボルｒ(ｔ)は０挿入器７００に入力され、これと同時に、符号長さ情報が制御器７７０に入力される。前記制御器７７０は前記受信シンボルの符号長さによる穿孔位置情報を貯蔵し、前記貯蔵された穿孔位置情報を０挿入器７００に出力する。例えば、前記制御器７７０は符号率が(３、１)であると、２９個の穿孔位置に対する情報を、符号率が(６、２)であると、２６個の穿孔位置に対する情報を、符号率が(９、３)であると、２３個の穿孔位置に対する情報を、符号率が(１２、４)であると、２０個の穿孔位置に対する情報を、符号率が(１８、６)であると、１４個の穿孔位置に対する情報を、符号率が(２１、７)であると、１１個の穿孔位置に対する情報を、符号率が(２４、８)であると、８個の穿孔位置に対する情報を、符号率が(２７、９)であると、５個の穿孔位置に対する情報を前記０挿入器７００に出力する。それぞれの場合に対して、前記穿孔位置は前記符号器の説明と同一である。前記０挿入器７００は前記穿孔位置制御情報に従って穿孔位置に０を挿入して長さ３２シンボル列を出力する。前記シンボル列は逆アダマール変換器７２０と乗算器７０１乃至７１５にそれぞれ入力される。前記乗算器７０１乃至７１５に入力された信号はマスク生成器７１０で前記基底符号語Ｍ１、Ｍ２、Ｍ４、Ｍ８から生成されたマスク関数Ｍ１乃至Ｍ１５と乗算された後、出力される。前記乗算器７０１乃至７１５から出力されたシンボルはスイッチ７５１乃至７６５にそれぞれ出力される。これと同時に、前記制御器７７０は前記受信された符号長さ情報に基づいたマスク関数の使用／不使用を示す制御情報をスイッチ７５１乃至７６５にそれぞれ出力する。(３、１)、(６、２)、(９、３)、(１２、４)、(１８、６)符号器はマスク関数を使用しないので、前記スイッチ７５２、７５４、７６５は前記制御情報に応じて全部連結を切る。(２１、７)符号器の場合は、一つの基底符号語のみを使用するので、スイッチ７５２のみが連結され、前記符号率に基づいて使用されるマスク関数の数に応じて制御される。すると、前記逆アダマール変換器７２０、７２４及び７２６のそれぞれは、受信された３２個のシンボルを逆アダマール変換して、前記最高相関値を有するウォルシュ符号のインデックスと前記最高相関値それぞれを出力する。前記逆アダマール変換は長さ３２のウォルシュ符号と前記受信された３２シンボル間の相関値を獲得する機能である。すると、前記相関度比較器７４０は前記逆アダマール変換器から提供される相関値を比較する。これは前記一番大きな相関値に対応した前記符号語インデックス(２ビット)と前記ウォルシュインデックス(５ビット)から検出されたＴＦＣＩビットにより獲得される。前記復号されたＴＦＣＩビットは前記符号語インデックスと前記ウォルシュインデックスの結合である。
【００５９】
今まで、前記ハードスプリット配列の構成及び動作を説明した。以下では本発明の目的を達成するための方法を図１０、１１、１２、１３を参照して説明する。
図１０は前記論理スプリット方法のための基地局間(ノードＢとＲＮＣ間)の信号メッセージ及びデータ伝送を示す図であり、図１１は本発明の実施形態によるＳＲＮＣの動作を示す図であり、図１２は本発明の実施形態によるＤＲＮＣの動作を示す図であり、図１３は図８に示したＤＲＮＣからＳＲＮＣに伝送される情報を含む制御フレーム(Control Frame)の構造を示す図である。
【００６０】
先ず、図１０を参照すると、前記ＳＲＮＣ１０のＲＬＣ１１は伝送するＤＳＣＨデータがある場合、図３の４０１段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３に前記ＤＳＣＨデータを伝送する。前記ＤＳＣＨデータを受信したＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０２段階でＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１に前記受信されたＤＳＣＨデータを伝送する。この時、前記ＤＳＣＨデータはＬｕｒ上のフレームプロトコル(Frame protocol)を利用して伝送される。前記ＤＳＣＨのデータを受信したＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１は、４０３段階で前記ＤＳＣＨデータの伝送時間を決定し、前記決定された伝送時間情報とＤＳＣＨデータに対するＴＦＣＩをＳＲＮＣ１０のＭＡＣ-Ｄ１３に伝送する。前記４０３段階でＳＲＮＣ１０のＭＡＣ-Ｄ１３に伝送時間情報とＤＳＣＨデータに対するＴＦＣＩを伝送した後、前記ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１は、４０４段階でノードＢのＬ１ ３０にＤＳＣＨデータを伝送する。この時、前記ＤＳＣＨデータは４０３段階で予め決定された(scheduled)伝送時間に伝送される。ＤＲＮＣ２０のＭＡＣ-Ｃ／ＳＨ２１から前記伝送時間情報及びＤＳＣＨデータに対するＴＦＣＩを受信したＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０５段階で前記伝送時間以前にノードＢのＬ１ ３０に前記ＴＦＣＩと伝送時間情報を共に伝送する。この時、前記データは制御フレーム(control frame)を利用して伝送される。さらに、前記ＳＲＮＣ１０のＭＡＣ-Ｄ１３は、４０６段階でＤＣＨデータとＤＣＨのためのＴＦＣＩを決定して前記ノードＢのＬ１ ３０に伝送する。前記４０４段階で伝送されるＤＳＣＨデータと４０５段階で伝送されるＴＦＣＩは、前記４０３段階で決定された伝送時間と関係を有する。即ち、４０５段階で伝送されるＴＦＣＩは、４０４段階で前記ＤＳＣＨデータがＰＤＳＣＨを通じて伝送される直前フレームにＤＰＣＣＨを通じてＵＥに伝送される。前記４０４、４０５及び４０６段階で、前記データ及びＴＦＣＩはフレームプロトコル(Frame protocol)を利用して伝送される。特に、４０６段階で、前記ＴＦＣＩは制御フレーム(control frame)を通じて伝送される。前記４０４、４０５及び４０６段階で伝送されたデータ及びＴＦＣＩを受信したノードＢのＬ１ ３０は、４０７段階で前記ＤＳＣＨデータをＰＤＳＣＨを通じてＵＥのＬ１ ４１に伝送する。また、前記ノードＢのＬ１ ３０は、ＵＥのＬ１ ４０にＤＰＣＨを利用してＴＦＣＩを伝送する。この時、前記ノードＢのＬ１ ３０は、前記４０５段階及び４０６段階で受信したそれぞれのＴＦＣＩ、またはＴＦＩを利用して一つのＴＦＣＩを生成してＤＰＣＣＨを利用して伝送する。
【００６１】
図１１は本発明の実施形態によるＳＲＮＣの動作を示す図である。図１１を参照すると、先ず、ＳＲＮＣは４１１段階で伝送するＤＳＣＨデータを準備する。前記伝送するＤＳＣＨデータが準備されると、ＳＲＮＣは４１２段階に進行してＲＬＣとＭＡＣ-Ｄを通じてＤＲＮＣにＤＳＣＨデータを伝送する。前記ＳＲＮＣは前記４１２段階でＤＳＣＨデータをＤＲＮＣに伝送した後、前記ＤＳＣＨデータに対するスケジューリング情報、即ち、伝送時間情報及びＴＦＣＩを４１３段階で受信する。この時、前記スケジューリング情報は制御フレーム(Control Frame)を利用して受信されることができる。
前記図１３でＣＦＮ(Connection Frame Number)は伝送されるフレームの番号を示し、これはＤＳＣＨデータが伝送される時間に対する情報である。また、前記図１３のＴＦＣＩフィールド２は伝送されるＤＳＣＨデータに対するＴＦＣＩ情報を示す。
【００６２】
さらに図１１を参照すると、前記ＳＲＮＣは４１４段階でノードＢに該当ＤＳＣＨに対する伝送時間情報とＴＦＣＩ情報を入れた制御フレーム(Control Frame)を伝送する。前記制御フレームは該当伝送時間前にノードＢに到着すべきである。４１５段階で前記ＳＲＮＣはＤＣＨデータをＤＣＨに対するＴＦＣＩと共にノードに伝送する。
【００６３】
図１２は本発明の実施形態によるＤＲＮＣの動作を示す図である。図１２を参照すると、ＤＲＮＣは５０１段階で、前記図１１の４１３段階で前記ＳＲＮＣが伝送したＤＳＣＨデータを受信する。前記ＤＳＣＨデータが受信されると、ＤＲＮＣは５０２段階で複数のＲＮＣから受信されたＤＳＣＨデータのスケジューリングを遂行する。即ち、ＤＲＮＣは複数のＲＮＣから受信したＤＳＣＨとＤＲＮＣ自体で生成されたＤＳＣＨを伝送する時間を決定し、また伝送中に使用するチャネルを考慮して、ＴＦＩ、またはＴＦＣＩを決定する。前記５０２段階で伝送時間及びＴＦＩ、またはＴＦＣＩが決定されると、ＤＲＮＣは５０３段階で前記決定された伝送時間情報とＴＦＣＩ情報を制御フレームを利用してＳＲＮＣに伝送する。この時、伝送される制御フレームの構造は前記図８に示されている。前記決定された時間情報とＴＦＣＩ情報を伝送した後、ＤＲＮＣは５０４段階に進行してＤＳＣＨデータに対して決定された時間にＤＳＣＨデータをノードＢに伝送する。
【００６４】
【発明の効果】
上述したように本発明の実施形態では、一つの符号器／復号器構造を利用して多様な種類のＴＦＣＩビットを符号化／復号化することができる。また相異なる符号化方法を使用して符号化された複数のＴＦＣＩシンボルを伝送する時、前記ＴＦＣＩシンボルが均一に分布され伝送されるように多重化することができる。ここで、ＴＦＣＩ符号化は、１０ビットである場合、ＤＳＣＨ及びＤＣＨのデータ伝送量によって、１：９、２：８、３：７、４：６、５：５、６：４、７：３、８：２、または９：１中のいずれか一つを選択して遂行されることができる。また本発明の実施形態によると、論理スプリット方法の場合、ＳＲＮＣとＤＲＮＣが分離されていると、スケジューリング情報をＤＲＮＣのＭＡＣ-Ｃ／ＳＨからＳＮＲＣのＭＡＣ-Ｄに伝送することができる。またＤＳＣＨに対するＴＦＣＩを送信する相異なる方法であるハードスプリット方法と論理スプリット方法を区別して使用できるように信号メッセージを伝送することもできる。
【図面の簡単な説明】
【図１】 一般的な非同期移動通信システムでハードスプリット方法による(１５、５)符号器を備える送信器の構造を示す図である。
【図２】 一般的な非同期移動通信システムでハードスプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図３】 一般的な非同期移動通信システムで論理スプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図４】 本発明の一実施形態によるＤＳＣＨ用ＴＦＣＩビットとＤＣＨ用ＴＦＣＩビットを相異なる符号化方法に符号化する送信器の構造を示す図である。
【図５】 図４の符号器を示す図である。
【図６】 本発明の一実施形態による符号化されたシンボルを復号化する受信器の構造を示す図である。
【図７】 図６の復号器を示す図である。
【図８】 下向ＤＣＨの信号伝送フォマットを示す図である。
【図９】 相異なる符号化方法に符号化された符号化シンボルをマルチプレクシングする方法を示す図である。
【図１０】 ＳＲＮＣとＤＲＮＣが同一ではない場合、前記論理スプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図１１】 本発明の一実施形態によるＳＲＮＣの動作を示す図である。
【図１２】 本発明の一実施形態によるＤＲＮＣの動作を示す図である。
【図１３】 前記図８のＤＲＮＣからＳＲＮＣに伝送される情報を含めている制御フレームの構造を示す図である。
【符号の説明】
４０５…第１符号器
４０５…第２符号器
４３０…拡散器
４３５…拡散符号生成器
４４０，６４０…スクランブラー
４４５，６４５…スクランブリング符号発生器
４５０…第１ＴＦＣＩビット発生器
４５５…第２ＴＦＣＩビット発生器
４６０…情報発生器
５００…ウォルシュ符号生成器
５１０，５１２，５１４，５１６，５１８，５２０，５２２，５２４，５２６，５２８…乗算器
５４０…排他的加算器
５５０，７７０…制御器
５６０…穿孔器
６００，６０５…復号器
６１０，６２０…デマルチプレクサ
６３０…逆拡散器
６３５…拡散符号生成器
７００…０挿入器
７０１〜７１５…乗算器
７２０〜７３５…逆アダマール変換器
７４０…相関度比較器
７５１〜７６５…スイッチ
Claims (37)
- 移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、前記第１チャネル及び第２チャネルのための制御データを伝送するために設定される第３チャネルに前記第１チャネルと前記第２チャネルの情報ビットによってそれぞれ対応されるＴＦＣＩビットを符号化して伝送する基地局とを含む符号分割多重接続移動通信システム内のＴＦＣＩビット伝送装置において、
前記第１チャネルの情報量による第１ＴＦＣＩビットを生成する第１ＴＦＣＩビット発生器と、
前記第２チャネルの情報量による第２ＴＦＣＩビットを生成する第２ＴＦＣＩビット発生器と、
前記第１ＴＦＣＩビットと第２ＴＦＣＩビットをリードミュラー符号を用いて符号化し、前記符号化された第１ＴＦＣＩビットの数と前記符号化された第２ＴＦＣＩビットの数とが前記第１ＴＦＣＩビットの数と前記第２ＴＦＣＩビットの数との比率により可変される符号器と
からなることを特徴とする装置。 - 前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用物理データチャネルであり、前記第３チャネルは専用物理制御チャネルであることを特徴とする請求項１に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が１であり、前記第２ＴＦＣＩビットの数が９である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、２、８、１９及び２０番目符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が２であり、前記第２ＴＦＣＩビットの数が８である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の１、７、１３、１５、２０、２５、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が３であり、前記第２ＴＦＣＩビットの数が７である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、１、２、３、４、５、７、１２、１８、２１及び２４番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が４であり、前記第２ＴＦＣＩビットの数が６である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１に記載の装置。
- 移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、前記第１チャネル及び第２チャネルのための制御データを伝送するために設定される第３チャネルに前記第１チャネルと前記第２チャネルの情報ビットによってそれぞれ対応されるＴＦＣＩビットを符号化して伝送する基地局とを含む符号分割多重接続移動通信システム内のＴＦＣＩビットを符号化する装置において、
前記情報量の比によって可変される前記ＴＦＣＩビットを生成するＴＦＣＩビット発生器と、
前記情報量の比によって符号語の長さを設定する符号長さ情報を発生する符号長さ情報発生器と、
第１乃至第５基底ウォルシュ符号語をそれぞれ発生するウォルシュ符号発生器と、
all １シーケンスを発生するシーケンス発生器と、
第１乃至第４基底マスクをそれぞれ発生するマスク発生器と、
前記ＴＦＣＩビットと前記第１乃至第５基底ウォルシュ符号語、all １シーケンス及び第１乃至第４基底マスクをそれぞれ掛ける第１乃至第１０乗算器と、
前記第１乃至第１０乗算器の出力を加算する加算器と、
前記符号長さ情報によって前記加算器で出力される符号語を穿孔する穿孔器と
からなることを特徴とする装置。 - 前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用物理データチャネルであり、前記第３チャネルは専用物理制御チャネルであることを特徴とする請求項７に記載の装置。
- 符号分割多重接続移動通信システムで第１チャネルと第２チャネルの情報量の比によって、それぞれ対応するＴＦＣＩビットを符号化して伝送する装置において、
リードミュラー符号を用いて前記第１チャネルの伝送形式組合を示す第１ＴＦＣＩビットを符号化する第１符号化器と、
リードミュラー符号を用いて前記第２チャネルの伝送形式組合を示す第２ＴＦＣＩビットを符号化する第２符号化器と、
前記第１符号化器と前記第２符号化器の出力を多重化して前記符号化されたＴＦＣＩビットを前記第１チャネル及び第２チャネルのための制御データを伝送するために設定される第３チャネルを通じて伝送する多重化器と
からなることを特徴とする装置。 - 前記第１ＴＦＣＩビットはＤＳＣＨのためのＴＦＣＩビットであり、前記第２ＴＦＣＩビットはＤＰＤＣＨのためのＴＦＣＩビットであることを特徴とする請求項９に記載の前記装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が１であり、前記第２ＴＦＣＩビットの数が９である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、２、８、１９及び２０番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項９に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が２であり、前記第２ＴＦＣＩビットの数が８である場合、前記リードミュラー符号の第２穿孔位置は
０から３１番目までの全体３２個の符号化された第２シンボル中の１、７、１３、１５、２０、２５、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項９に記載の装置。 - 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が３であり、前記第２ＴＦＣＩビットの数が７である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、１、２、３、４、５、７、１２、１８、２１及び２４番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項９に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が４であり、前記第２ＴＦＣＩビットの数が６である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項９に記載の装置。
- 移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、第１チャネルのためのＴＦＣＩビットと第２チャネルのためのＴＦＣＩビットをそれぞれ対応する第１及び第２ＴＦＣＩシンボルに符号化し、前記第１及び前記第２ＴＦＣＩシンボルを前記第１チャネル及び第２チャネルのための制御データを伝送するために設定される第３チャネルを通じて伝送する基地局とを含む符号分割多重接続移動通信システム内のＴＦＣＩ受信装置において、
第１ＴＦＣＩシンボルと第２ＴＦＣＩシンボル内の受信されたＴＦＣＩシンボルを逆多重化する逆多重化器と、
予め設定された第１及び第２穿孔位置それぞれに該当する前記第１ＴＦＣＩシンボルと前記第２ＴＦＣＩシンボル内に０を挿入し、逆高速アダマール変換を利用して前記０が挿入された第１及び第２ＴＦＣＩシンボルを復号化する復号器と
からなり、第１ＴＦＣＩビットの数および第２ＴＦＣＩビットの数は、第１チャネルの第２チャネルに対する情報ビットの比率により可変されることを特徴とする装置。 - 前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用物理データチャネルであり、前記第３チャネルは専用物理制御チャネルであることを特徴とする請求項１５に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が１であり、前記第２ＴＦＣＩビットの数が９である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、２、８、１９及び２０番目符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１５に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が２であり、前記第２ＴＦＣＩビットの数が８である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の１、７、１３、１５、２０、２５、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１５に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が３であり、前記第２ＴＦＣＩビットの数が７である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、１、２、３、４、５、７、１２、１８、２１及び２４番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１５に記載の装置。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が４であり、前記第２ＴＦＣＩビットの数が６である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項１５に記載の装置。
- 移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、前記第１チャネル及び第２チャネルのための制御データを伝送するために設定される第３チャネルを通じて符号化された第１及び第２ＴＦＣＩビットを伝送する基地局と、を含む符号分割多重接続移動通信システム内のＴＦＣＩ伝送方法において、
符号化された第１シンボルの生成のための前記第１チャネルの伝送形式組合を示す第１ＴＦＣＩビットと、符号化された第２シンボルの生成のための前記第２チャネルの伝送形式組合を示す第２ＴＦＣＩビットをリードミュラー符号を用いて符号化する過程と、
前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビットを多重化する過程と、
前記第３チャネルを通じて前記多重化された符号化ＴＦＣＩビットを伝送する過程と
からなり、第１ＴＦＣＩビットの数および第２ＴＦＣＩビットの数は、第１チャネルの第２チャネルに対する情報ビットの比率により可変されることを特徴とする方法。 - 前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用物理データチャネルであり、前記第３チャネルは専用物理制御チャネルであることを特徴とする請求項２１に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の１、３、５、６、７、８、９、１、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が１であり、前記第２ＴＦＣＩビットの数が９である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、２、８、１９及び２０番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２１に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が２であり、前記第２ＴＦＣＩビットの数が８である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の１、７、１３、１５、２０、２５、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２１に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が３であり、前記第２ＴＦＣＩビットの数が７である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、１、２、３、４、５、７、１２、１８、２１及び２４番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２１に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が４であり、前記第２ＴＦＣＩビットの数が６である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２符号化された第２シンボル中の０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化されたシンボルであることを特徴とする請求項２１に記載の方法。
- 移動端末と、前記移動端末に第１チャネル及び第２チャネルを通じて情報ビットを伝送し、前記第１チャネル及び第２チャネルのための制御データを伝送するために設定される第３チャネルを通じて符号化された第１及び第２ＴＦＣＩビットを伝送する基地局と、を含む符号分割多重接続移動通信システム内のＴＦＣＩ受信方法において、
前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビット内の符号化されたＴＦＣＩビットを受信して逆多重化する過程と、
予め決定された第１及び第２穿孔位置それぞれに前記符号化された第１ＴＦＣＩビットと前記符号化された第２ＴＦＣＩビットに０を挿入する過程と、
前記０が挿入された第１及び第２ＴＦＣＩビットを復号する過程と、からなり、
第１ＴＦＣＩビットの数および第２ＴＦＣＩビットの数は、第１チャネルの第２チャネルに対する情報ビットの比率により可変されることを特徴とする方法。 - 前記第１チャネルは下向共有チャネルであり、前記第２チャネルは専用物理データチャネルであり、前記第３チャネルは専用物理制御チャネルであることを特徴とする請求項２７に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が１であり、前記第２ＴＦＣＩビットの数が９である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、２、８、１９及び２０番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２７に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が２であり、前記第２ＴＦＣＩビットの数が８である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の１、７、１３、１５、２０、２５、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２７に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が３であり、前記第２ＴＦＣＩビットの数が７である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、１、２、３、４、５、７、１２、１８、２１及び２４番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２７に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が４であり、前記第２ＴＦＣＩビットの数が６である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項２７に記載の方法。
- 符号分割多重接続移動通信システムの第１チャネルの第２チャネルに対する情報ビットの比によってそれぞれ対応するＴＦＣＩビットを符号化して伝送する方法において、
前記第１チャネルのデータ量によるｍビットの第１ＴＦＣＩビットと前記第２チャネルのデータ量によるｎビットの第２ＴＦＣＩビットを生成する過程と、
符号化された第１ＴＦＣＩシンボルの生成のために第１チャネル及び第２チャンネルのための制御データを伝送するために設定される第３チャネルに前記第１ＴＦＣＩビットを符号化する過程と、
符号化された第２ＴＦＣＩシンボルの生成のために第１チャネル及び第２チャンネルのための制御データを伝送するために設定される第３チャネルに前記第２ＴＦＣＩビットを符号化する過程と、
前記第１符号及び第２符号過程で生成されたＴＦＣＩシンボルが均一に分布されるように多重化する過程と
からなることを特徴とする方法。 - 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の１、３、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が１であり、前記第２ＴＦＣＩビットの数が９である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、２、８、１９及び２０番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項３３に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の３、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が２であり、前記第２ＴＦＣＩビットの数が８である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の１、７、１３、１５、２０、２５、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項３３に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の７、８、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が３であり、前記第２ＴＦＣＩビットの数が７である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、１、２、３、４、５、７、１２、１８、２１及び２４番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項３３に記載の方法。
- 前記リードミュラー符号の第１穿孔位置は０から３１番目までの全体３２個の符号化された第１シンボル中の０、１、２、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化シンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであり、前記第１ＴＦＣＩビットの数が４であり、前記第２ＴＦＣＩビットの数が６である場合、前記リードミュラー符号の第２穿孔位置は０から３１番目までの全体３２個の符号化された第２シンボル中の０、７、９、１１、１６、１９、２４、２５、２６、２７、２８、２９、３０及び３１番目の符号化されたシンボル、または０から３１番目までのビットの全体３２ビット中の基底シーケンスであることを特徴とする請求項３３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20000059359 | 2000-10-09 | ||
| KR20000059863 | 2000-10-11 | ||
| PCT/KR2001/001693 WO2002032016A1 (en) | 2000-10-09 | 2001-10-09 | Apparatus and method for coding/decoding tfci bits in an asynchronous cdma communicaiton system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004511952A JP2004511952A (ja) | 2004-04-15 |
| JP3683252B2 true JP3683252B2 (ja) | 2005-08-17 |
Family
ID=26638454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002535294A Expired - Fee Related JP3683252B2 (ja) | 2000-10-09 | 2001-10-09 | 分割モードによる送信フレーム情報ビットの符号化装置及び方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7088700B2 (ja) |
| EP (1) | EP1195934A3 (ja) |
| JP (1) | JP3683252B2 (ja) |
| KR (1) | KR100434470B1 (ja) |
| CN (1) | CN100420167C (ja) |
| AU (1) | AU767790B2 (ja) |
| CA (1) | CA2393689C (ja) |
| WO (1) | WO2002032016A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421164B1 (ko) | 2000-06-12 | 2004-03-04 | 삼성전자주식회사 | 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법 |
| US6636167B1 (en) * | 2000-10-31 | 2003-10-21 | Intel Corporation | Method of generating Huffman code length information |
| AU2002233767B2 (en) | 2001-02-15 | 2005-01-06 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding channels in a mobile communication system |
| WO2002069514A1 (en) | 2001-02-27 | 2002-09-06 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding tfci bits in an asynchronous cdma communication system |
| GB2387751B (en) * | 2001-02-27 | 2004-09-01 | Samsung Electronics Co Ltd | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system |
| KR100724847B1 (ko) * | 2001-05-09 | 2007-06-04 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 부호화 및 복호화장치 및 방법 |
| GB2386808B (en) | 2001-06-28 | 2004-07-07 | Samsung Electronics Co Ltd | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system |
| CA2392812C (en) * | 2001-07-09 | 2005-09-20 | Sung-Oh Hwang | Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication system |
| GB2379839B (en) * | 2001-09-12 | 2004-07-21 | Ubinetics Ltd | Apparatus and methods for block encoding data |
| DE20305529U1 (de) * | 2002-04-05 | 2003-08-28 | Interdigital Tech Corp | Steuerung, die einen Wechsel einer bedienenden HSDPA-Zelle erleichtert |
| CN1494332A (zh) * | 2002-11-01 | 2004-05-05 | 北京三星通信技术研究有限公司 | 一种用于数字通信系统的信道编译码方法及其装置 |
| ES2383277T3 (es) * | 2002-11-07 | 2012-06-19 | Core Wireless Licensing S.à.r.l. | Transmisión de datos en formato de transporte |
| KR100605813B1 (ko) * | 2003-02-28 | 2006-08-01 | 삼성전자주식회사 | 초 광대역 통신시스템에서 헤더정보 전송장치 및 방법 |
| KR100548346B1 (ko) * | 2003-05-13 | 2006-02-02 | 엘지전자 주식회사 | 이동통신 시스템에서의 ｔｆｃｉ 전송 방법 |
| US7474643B2 (en) | 2003-10-02 | 2009-01-06 | Qualcomm Incorporated | Systems and methods for communicating control data using multiple slot formats |
| US7283492B2 (en) * | 2003-10-02 | 2007-10-16 | Qualcomm Incorporated | Systems and methods for multiplexing control information onto a physical data channel |
| UA83256C2 (ru) * | 2003-10-02 | 2008-06-25 | Квелкомм Инкорпорэйтед | Система и способ мультиплексирования данных управления для множества каналов передачи данных в одном канале управления (варианты) |
| WO2005034559A1 (en) | 2003-10-06 | 2005-04-14 | Nokia Corporation | A method and a device for reconfiguration in a wireless system |
| EP1762021A1 (en) * | 2004-09-15 | 2007-03-14 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
| WO2006056957A1 (en) | 2004-11-25 | 2006-06-01 | Koninklijke Philips Electronics N.V. | Tfci decoding apparatus and method |
| US8233452B2 (en) * | 2007-09-18 | 2012-07-31 | Qualcomm Incorporated | Signaling transmission on shared and dedicated channels in a wireless communication system |
| KR100970645B1 (ko) | 2007-12-24 | 2010-07-15 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| KR100983282B1 (ko) * | 2007-12-24 | 2010-09-24 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| DK2495879T3 (en) | 2007-12-24 | 2015-03-02 | Lg Electronics Inc | Channel coding method with variable length information using a (32, 11) -blokkode |
| WO2009082146A2 (en) * | 2007-12-24 | 2009-07-02 | Lg Electronics Inc. | Channel coding method of variable length information using block code |
| US8516351B2 (en) | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
| US8375278B2 (en) | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
| US9397699B2 (en) | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
| US8516352B2 (en) | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
| WO2016014853A1 (en) * | 2014-07-23 | 2016-01-28 | Massachusetts Institute Of Technology | Asynchronous digital communication |
| CN105376009A (zh) * | 2014-08-27 | 2016-03-02 | 华为技术有限公司 | 一种上行数据传输方法及装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6370669B1 (en) * | 1998-01-23 | 2002-04-09 | Hughes Electronics Corporation | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
| JP2000004215A (ja) * | 1998-06-16 | 2000-01-07 | Matsushita Electric Ind Co Ltd | 送受信システム |
| US6247158B1 (en) * | 1998-11-30 | 2001-06-12 | Itt Manufacturing Enterprises, Inc. | Digital broadcasting system and method |
| KR100595147B1 (ko) * | 1998-12-09 | 2006-08-30 | 엘지전자 주식회사 | 트랜스포트 채널 멀티플렉싱 정보 송수신 방법 및 이를 위한 송수신 장치 |
| KR100678263B1 (ko) * | 1999-02-10 | 2007-02-01 | 삼성전자주식회사 | 이동통신시스템에서 송신 안테나 다이버시티 제어방법 및 장치 |
| CA2742096C (en) * | 1999-04-13 | 2015-01-06 | Ericsson Ab | Rate matching and channel interleaving for a communications system |
| RU2236752C2 (ru) * | 1999-07-06 | 2004-09-20 | Самсунг Электроникс Ко., Лтд | Устройство и способ кодирования/декодирования индикатора комбинации транспортного формата в системе мобильной связи мдкрк |
| DE19946721A1 (de) * | 1999-09-29 | 2001-05-03 | Siemens Ag | Verfahren und Vorrichtung zur Kanalkodierung in einem Nachrichtenübertragungssystem |
| KR100407942B1 (ko) * | 1999-11-19 | 2003-12-01 | 엘지전자 주식회사 | 이동통신 시스템에서 전송 포맷 조합 지시자를 전송하는 방법 |
-
2001
- 2001-10-09 CA CA002393689A patent/CA2393689C/en not_active Expired - Fee Related
- 2001-10-09 WO PCT/KR2001/001693 patent/WO2002032016A1/en active IP Right Grant
- 2001-10-09 JP JP2002535294A patent/JP3683252B2/ja not_active Expired - Fee Related
- 2001-10-09 CN CNB018030580A patent/CN100420167C/zh not_active Expired - Fee Related
- 2001-10-09 US US09/974,656 patent/US7088700B2/en active Active
- 2001-10-09 KR KR10-2001-0063159A patent/KR100434470B1/ko not_active IP Right Cessation
- 2001-10-09 EP EP20010124047 patent/EP1195934A3/en not_active Withdrawn
- 2001-10-09 AU AU96049/01A patent/AU767790B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002032016A1 (en) | 2002-04-18 |
| US7088700B2 (en) | 2006-08-08 |
| US20020075811A1 (en) | 2002-06-20 |
| CN100420167C (zh) | 2008-09-17 |
| EP1195934A3 (en) | 2006-05-24 |
| CA2393689A1 (en) | 2002-04-18 |
| KR20020028860A (ko) | 2002-04-17 |
| EP1195934A2 (en) | 2002-04-10 |
| JP2004511952A (ja) | 2004-04-15 |
| CN1393071A (zh) | 2003-01-22 |
| CA2393689C (en) | 2006-03-21 |
| KR100434470B1 (ko) | 2004-06-05 |
| AU767790B2 (en) | 2003-11-27 |
| AU9604901A (en) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683252B2 (ja) | 分割モードによる送信フレーム情報ビットの符号化装置及び方法 | |
| EP1237292B1 (en) | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system | |
| US7995552B2 (en) | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system | |
| KR100396503B1 (ko) | 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법 | |
| JP3730195B2 (ja) | 符号分割移動通信システムにおける硬分割モードのための伝送形式組み合わせ表示ビットのシンボルマッピング装置及び方法 | |
| RU2235433C2 (ru) | Устройство и способ кодирования / декодирования битов указателя комбинации транспортных форматов (уктф) в асинхронной системе связи мдкр | |
| GB2387751A (en) | Coding/decoding TFCI bits in an Asynchronous CDMA Communication System |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040825 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |