JP3683252B2 - Apparatus and method for encoding transmission frame information bits in divided mode - Google Patents
Apparatus and method for encoding transmission frame information bits in divided mode Download PDFInfo
- Publication number
- JP3683252B2 JP3683252B2 JP2002535294A JP2002535294A JP3683252B2 JP 3683252 B2 JP3683252 B2 JP 3683252B2 JP 2002535294 A JP2002535294 A JP 2002535294A JP 2002535294 A JP2002535294 A JP 2002535294A JP 3683252 B2 JP3683252 B2 JP 3683252B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- symbols
- tfci
- encoded
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 66
- 230000005540 biological transmission Effects 0.000 title claims description 36
- 238000010295 mobile communication Methods 0.000 claims description 14
- 238000004080 punching Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 20
- 238000002789 length control Methods 0.000 description 11
- 238000005553 drilling Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 8
- 238000004904 shortening Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
- H04L1/0069—Puncturing patterns
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0036—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver
- H04L1/0039—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the receiver other detection of signalling, e.g. detection of TFCI explicit signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0091—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to receivers, e.g. format detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
Description
【0001】
【発明の属する技術分野】
本発明は非同期移動通信システムに関するもので、特にハードスプリットモードで下向共有チャネル(Downlink Shared Channel)データの伝送時、送信フレーム情報(Transport Format Combination Indicator、以下“TFCI”)ビットの符号化/復号化装置及び方法に関する。
【0002】
【従来の技術】
下向共有チャネル(Downlink Shared Channel、以下“DSCH”)は、複数の使用者が時間を分割して使用する共有チャネルである。前記DSCHは使用者ごとに専用チャネル(Dedicated Channel、以下“DCH”)と共に設定することができる。前記DCHは専用物理制御チャネル(Dedicated Physical Control Channel、以下、“DPCCH”)と専用物理データチャネル(Dedicated Physical Data Channel、以下、“DPDCH”)を含む。特に、前記DSCHのため前記DPCCHが使用される。従って、前記DPCCHは該当DCHとDSCHのための物理制御チャネルとして使用される。前記DPCCHは制御信号中の一つである送信フレーム情報(Transport Format Combination Indicator、以下、“TFCI”)に対する情報を含む。前記TFCIは物理チャネルを通じて伝送されるデータの伝送形式を示す情報である。従って、前記TFCI情報にはDCHとDSCHすべてに対する情報が含まれる。
【0003】
前記TFCI情報は10ビットに構成され、前記10ビットのTFCI情報は30ビットに符号化される。前記符号化された30ビットは前記DPCCHを通じて伝送される。
DPCCHを通じてDCHのためのTFCIとDSCHのためのTFCIを同時に伝送する方法は、二つの方法に大別される。一番目がハードスプリット(Hard Split)方法であり、二番目が論理スプリット(Logical Split)方法である。
【0004】
前記DCHのためのTFCIは、TFCIフィールド1、または第1TFCIとし、DSCHのためのTFCIは、TFCIフィールド2、または第2TFCIとする。
前記ハードスプリット方法の場合、前記TFCIフィールド1とTFCIフィールド2はそれぞれ5ビットずつに示され、それぞれの情報は(15、5)穿孔された二重直交符号(Bi-Orthogonal code)に符号化される。その後、前記15ビットTFCIフィールド1とTFCIフィールド2は、30ビットTFCIフィールド1とTFCIフィールド2に多重化された後、物理チャネルを通じて伝送される。
【0005】
前記論理スプリット方法の場合、前記TFCIフィールド1とTFCIフィールド2を一つのTFCIに(32、10)穿孔されたリードミュラー符号(または、sub-code second order Reed Muller Code)に符号化(coding)して伝送する。前記論理スプリット方法は、前記TFCIフィールド1とTFCIフィールド2の情報ビットを一定比率に分ける。即ち、前記TFCIフィールド1とTFCIフィールド2の情報10ビットは、1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2、または9:1に分けられる。前記TFCIフィールド1とTFCIフィールド2は、一定比率に分けられた10ビットを一つのブロックコーディング(block coding)、即ち、(32、10)穿孔されたリードミュラー符号(sub-code second order Reed Muller Code)に符号化して伝送する。
【0006】
図1は前記ハードスプリット方法による送信器の構造を示す図である。図1を参照すると、先ず5ビットのDCHのためのTFCIフィールド1が(15、5)二重直交符号器100に入力されると、前記符号器100は前記5ビットのDCHのためのTFCIフィールド1を符号化して15シンボルの符号化シンボルをマルチプレクサ110に出力する。同時に5ビットのDSCHのためのTFCIフィールド2が(15、5)二重直交符号器105に入力されると、前記符号器105は前記5ビットのDSCHのためのTFCIフィールド2を符号化して15シンボルの符号化シンボルをマルチプレクサ110に出力する。前記マルチプレクサ110は前記符号器100から出力された15シンボルの符号化シンボルと前記符号器105から出力された15シンボルの符号化シンボルを、時間的にマルチプレクシングして30シンボルを配列して出力する。マルチプレクサ120は前記マルチプレクサ110の出力と同時に入力された他の信号を時間的にマルチプレクシングした後、拡散器130に出力する。前記拡散器130は拡散符号生成器135から入力された拡散符号に前記マルチプレクサ120の出力信号を拡散して出力する。スクランブラー140はスクランブリング符号生成器145から入力されたスクランブリング符号に前記拡散信号をスクランブルして出力する。
【0007】
図2は既存の3GPP(3rd Generation Partnership Project)で定義した前記ハードスプリット方法のための基地局と基地局制御器間(ノードBとRNC間)の信号メッセージ及びデータ伝送を示す図である。前記図2を参照すると、前記伝送するDSCHのデータが発生すると、SRNC(Serving RNC)10のRLC(Radio Link Control)11は、101段階でSRNC10のMAC-D(Medium Access Control-Dedicated Control)13に前記DSCHデータを伝送する。この時、伝送されるプリミティブ(primitive)はMAC-D-Data-REQである。102段階でSRNC10のMAC-D13は、CRNC20のMAC-C(MAC-Common Channel)21にRLC11から受信したDSCHデータを伝送する。この時、伝送されるプリミティブはMAC-C/SH-Data-REQである。103段階でCRNC(Control RNC)20のMAC-C21は、102段階でSRNC10のMAC-D13から受信されたDSCHデータのための伝送時間を決定した後(scheduling)、前記DSCHデータと該当TFI(Transport Format Indicator)をノードB(以下、“ノードB”との用語は基地局を意味する)のL1(Layer 1)30に伝送する。この時、伝送されるプリミティブはMPHY-Data-REQである。104段階でSRNC10のMAC-D13はノードBのL1 30にDCHの伝送データと該当TFIを伝送する。この時、伝送されるプリミティブはMPHY-Data-REQである。前記103段階と104段階で伝送されるデータは互いに独立的に伝送され、ノードBのL1 30はDCHのためのTFCIとDSCHのためのTFCIに区分されたTFCIを生成する。前記103段階及び104段階で、データとTFIはデータフレームプロトコル(data frame protocol)を利用して伝送される。
【0008】
前記103段階及び104段階でデータとTFIを受信したノードBのL1 30は、105段階でUE(User Equipment:以下、“UE”との用語は移動端末を意味する)40のL1 41に物理DSCH(以下、PDSCH)を通じてDSCHデータを伝送する。そして106段階でノードBのL1 30はUE40のL1 41にDPCHを利用してTFCIを伝送する。前記ノードBのL1 30は103段階と104段階で受信したTFIを利用して生成したTFCIをそれぞれDCH用、DSCH用フィールドを利用して伝送する。
【0009】
図3は前記論理スプリット方法のための基地局間の信号メッセージ及びデータ伝送を示す図である。前記図3を参照すると、伝送するDSCHデータが発生すると、RNC300のRLC301は、201段階でRNC300のMAC-D303にDSCHデータを伝送する。この時、伝送されるプリミティブはMAC-D-Data-REQである。前記RLC301からDSCHデータを受信したMAC-D303は、202段階で前記DSCHデータをMAC-C/SH(MAC-Common/Shared channel)305に伝送する。この時、伝送されるプリミティブはMAC-C/SH-Data-REQである。前記DSCHデータを受信したMAC-C/SH305は、前記DSCHデータの伝送時間を決定した後、203段階で前記DSCHデータに該当するTFCIをMAC-D303に伝送する。前記MAC-C/SH305は前記203段階で該当TFCIをMAC-D303に伝送した後、204段階でノードBのL1 307にDSCHデータを伝送する。前記DSCHデータは前記203段階で予め決定された(scheduled)時間に伝送される。前記203段階でMAC-C/SH305から伝送されるDSCHデータに対するTFCIを受信したMAC-D303は、205段階でDSCHのためのTFI(TFI1)を決定してノードBのL1 307に伝送する。前記MAC-D303は前記TFIの代わりTFCIを伝送することもできる。この時、伝送されるプリミティブはMPHY-Data-REQである。
【0010】
前記DSCHのためのTFI(TFI1)を伝送した後、前記MAC-D303は206段階でDCHのためのTFI(TFI2)を決定し、前記TFI2と共にDCHデータをノードBのL1 307に伝送する。前記MAC-D303は前記TFIの代わりTFCIを伝送することもできる。この時、伝送されるプリミティブはMPHY-Data-REQである。前記204段階で伝送されるDSCHデータと205段階で伝送されるTFIは、前記203段階で決定された時間と関係を有する。即ち、205段階で伝送されるTFIは、204段階で前記DSCHデータがPDSCHを通じて伝送される直前フレームにDPCCHを通じてUE310に伝送される。前記204、205及び206段階で前記データ及びTFIはフレームプロトコル(Frame protocol)を利用して伝送される。特に、206段階で前記TFCIは制御フレーム(Control frame)を通じて伝送される。207段階でノードBのL1 307は、UE310のL1 311にPDSCHを通じてDSCHデータを伝送する。前記208段階でノードBのL1 307は前記205段階と206段階で受信されたTFIを利用してTFCIを生成し、前記生成されたTFCIをUE310のL1 311にDPCHを通じて伝送する。具体的に前記ノードBのL1 307は前記205段階と206段階で受信したそれぞれのTFCI、またはTFIを利用してTFCIを生成してDPCCHを利用して伝送する。
【0011】
前記論理スプリット方法を要約すると、前記MAC-C/SH305は203段階でMAC-D303にDSCHスケジューリング情報及び該当DSCHのTFCI情報を伝送する。これはDSCHのためのTFCIとDCHのためのTFCIを同一の符号化方法に符号化するために、MAC-D303は前記DSCHスケジューリング情報とTFCI情報をノードBのL1 307に同時に伝送すべきであるためである。従ってMAC-D303が伝送するデータを有する場合、MAC-C305にデータを伝送した後、MAC-C305からのスケジューリング(Scheduling)情報及びTFCI情報を受信するまで、遅延が発生する。またMAC-C305とMAC-D303がlur上に分離されている場合、即ち、MAC-C305はDRNC(Drift RNC)に、MAC-D303はSRNCにある場合、lur上でスケジューリング情報及びTFCI情報を交換するので、大きな遅延が発生する。
【0012】
前記説明によると、論理スプリット方法に比べてハードスプリット方法が、MAC-Cでのスケジューリング以後に、MAC-Dへの情報伝送が不要であるので、遅延(delay)を低減することができる。これはハードスプリット方法の場合、ノードBでDCH用TFCIとDSCH用TFCIをそれぞれ独立的に符号化できるので可能である。またMAC-CとMAC-Dがlur上に分離されている場合、即ちMAC-CはDRNCに、MAC-DはSRNCにある場合、lur上でスケジューリング情報を交換しないので、遅延増加を防止することができる利点がある。前記説明によると、DCHとDSCHのための前記TFCIの情報量(ビット)は、それぞれ5ビットずつ固定的に分けられ、それぞれ最大前記DCHのための32個の情報と前記DSCHのための32個の情報を示すことができる。従って、DSCH、またはDCHのための32個以上の情報が要求される場合は、ハードスプリットモードが使用できない短所がある。
【0013】
【発明が解決しようとする課題】
従って本発明の目的は、移動通信システムで一つのエンコーダ構造を利用して多数のコーディングを遂行することができる装置及び方法を提供することにある。
本発明の他の目的は、相異なるコーディング方法を利用してコーディングされたシンボルをマルチプレックシングして伝送する装置及び方法を提供することにある。
【0014】
本発明のさらに他の目的は、ハードスプリットモードの場合、それぞれ5ビットに構成される情報量をロジックスプリットモードのように、10ビットを1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2、または9:1などに分けて情報を示した後、それぞれに対してコーディングを適用することができるようにする装置及び方法を提供することにある。
【0015】
【課題を解決するための手段】
このような目的を達成するための本発明は、符号分割多重接続移動通信システムで第1チャネルと第2チャネルの情報量の比によってそれぞれ対応されるTFCIビットを符号化して伝送する装置において、第1符号化されたシンボルを発生させるための前記第1チャネルの伝送形式組合を示す第1TFCIビットを符号化し、予め決定された第1穿孔位置により前記符号化された第1シンボルを穿孔する第1符号化器と、第2符号化されたシンボルを発生させるための前記第2チャネルの伝送形式組合を示す第2TFCIビットを符号化し、予め決定された第2穿孔位置により前記符号化された第2シンボルを穿孔する第2符号化器と、前記第1符号化器と前記第2符号化器の出力シンボルを多重化して前記シンボルを前記第2チャネルを通じて伝送する多重化器と、からなることを特徴とする。
【0016】
また、このような目的を達成するための本発明は、移動端末と、前記移動端末に第1チャネル及び第2チャネルを通じて情報ビットを伝送し、前記第1チャネルのための制御データを伝送するために設定される第3チャネルを通じて符号化された第1及び第2TFCIビットを伝送する基地局と、を含む符号分割多重接続移動通信システムでのTFCI伝送方法において、符号化された第1シンボルの生成のための前記第1チャネルの伝送形式組合を示す第1TFCIビットと、符号化された第2シンボルの生成のための前記第2チャネルの伝送形式組合を示す第2TFCIビットを符号化する過程と、前記符号化された第1TFCIビットと前記符号化された第2TFCIビットの第1及び第2穿孔位置によって前記符号化された第1シンボルと前記符号化された第2シンボルを穿孔する過程と、前記符号化された第1TFCIビットと前記符号化された第2TFCIビットを多重化する過程と、前記第3チャネルを通じて前記多重化された符号化TFCIビットを伝送する過程と、からなることを特徴とする。
望ましくは、前記第1チャネルは下向共有チャネルであり、前記第2チャネルは専用チャネルであることを特徴とする。
【0017】
【発明の実施の形態】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
本発明はハードスプリット方法の場合、DSCHとDCHのための情報ビットの数が総10ビットであり、前記10情報ビットが1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2、または9:1に分けられた後、それぞれに対して符号化(coding)を適用する。
【0018】
先ず、物理階層で一つのフレームには30個のTFCI符号シンボルが符号率1/3で伝送される。前記TFCI情報ビットが前記のように一定比に分けられる時、前記一定比と同一の比率に符号シンボルの数を分けてそれぞれの符号率を維持するのが望ましい。例えば、10個の入力ビットが1:9の比に分けられる場合、30個の出力シンボルは符号率1/3に3:27の比に分けられ、10個の入力ビットが2:8に分けられる場合、30個の出力シンボルは6:24の比に分けられ、10個の入力ビットが3:7に分けられる場合、30個の出力シンボルは9:21の比に分けられ、10個の入力ビットが4:6に分けられる場合、30個の出力シンボルは12:18の比に分けられる。
【0019】
従って、情報量の比率が1:9である場合、1ビットを受信して3個の符号シンボルを出力する(3、1)符号器と、9ビットを受信して27個の符号シンボルを出力する(27、9)符号器が必要であり、情報量の比率が2:8である場合、2ビットを受信して6個の符号シンボルを出力する(6、2)符号器と、8ビットを受信して24個の符号シンボルを出力する(24、8)符号器が必要であり、情報量の比率が3:7である場合、3ビットを受信して9個の符号シンボルを出力する(9、3)符号器と、7ビットを受信して21個の符号シンボルを出力する(21、7)符号器が必要であり、情報量の比率が4:6である場合、4ビットを受信して12個の符号シンボルを出力する(12、4)符号器と、6ビットを受信して18個の符号シンボルを出力する(18、6)符号器が必要である。従って、前記10種類の符号器が優秀な性能及び低いハードウェアの複雑度を有するために、前記10種類の符号器が同一の構造に動作することが要求される。
【0020】
通常的に、線形誤り訂正符号(Linear Error Correcting Code)の性能を示す尺度(measure)には、誤り訂正符号の符号語(codeword)のハミング距離(Hamming distance)分布があるが、これはそれぞれの符号語で0ではないシンボルの数を意味する。例えば、“0111”が所定符号語であれば、この符号語に含まれた1の数、即ち、ハミング距離は3である。この時、各種符号語のハミング距離値中の一番小さい値を最小距離(dmin:minimum distance)とする。前記最小距離が大きいほど、前記線形誤り訂正符号は優秀な誤り訂正性能を有する。これは参照文献“The Theory of Error-Correcting Codes”- F.J.Macwilliams, N.J.A.Sloane, North-Hollandで詳細に開示されている。
【0021】
また、低いハードウェアの複雑度のため、前記相異なる長さの符号器を同一構造で動作させるためには、一番大きな長さの符号、即ち、(32、10)符号をショートニング(Shortening)するのが望ましい。前記ショートニング方法を使用するためには符号シンボルの穿孔が必要であるが、前記(32、10)符号の穿孔において、前記符号の最小距離は前記穿孔位置によって変わる。従って、前記穿孔された符号が最適の最小距離を有するようにする穿孔位置を求めることが望ましい。
【0022】
例えば、前記複数個の符号中、(6、2)符号として、最適の符号は(3、2)シンプレックス符号を2回反復して使用するのが最小距離観点で一番望ましい。この時、前記(3、2)シンプレックスの入力情報ビットと出力される(3、2)シンプレックス符号語間の関係は、下記表1のようである。
【表1】
【0023】
もし、前記(3、2)シンプレックス符号語を2回反復すると、入力情報ビットと出力される(3、2)シンプレックス符号語間の関係は、下記表2のようである。
【表2】
【0024】
しかし、前記2回反復した(3、2)シンプレックス符号語は、既存の(16、4)リードミュラー符号をショートニングすることにより具現することができる。ショートニング方法に対して例を挙げて説明すると、先ず、(16、4)リードミュラー符号は長さ16である4個の基底符号語の線形結合である(ここで、4は入力情報ビットの数である)。前記4個の入力情報ビット中、2ビットのみを受信するとは、長さ16である4個の基底符号語中、2個の基底符号語のみの線形結合を使用し、残りは使用しないということである。また、前記のように基底符号語の使用を制限した後、前記16個のシンボル中、10個のシンボルを穿孔すると、前記(16、4)符号器を(6、2)符号器として動作させることができる。下記表3は前記ショートニング方法を説明する。
【0025】
【表3】
【0026】
前記表3を参照すると、先ず、全ての(16、4)符号語は長さ16の4個の基底符号語(表3のA、B、C、D)の線形結合である。この時、前記(6、2)符号を得るために、前記4個の基底符号語中、上位2個の符号語のみを使用する。すると、前記上位4個の符号語のみ使用され、残り下位12個の符号語は自動的に使用されないようになる。また前記上位4個の符号語を長さ6の符号語に形成するためには、16個のシンボル中、10個のシンボルを穿孔すべきである。前記表3で(*)に表示された部分を穿孔し、残り6個の符号シンボルを集めると、前記表2で示した2回反復された(3、2)シンプレックス符号語を得ることができる。従って、下記では(32、10)リードミュラー符号(Sub-code of the Second order Reed Muller code)をショートニングして、情報量の比が1:9である場合に使用される(3、1)最適符号と(27、9)最適符号を形成する符号器の構造と、情報量の比が2:8である場合に使用される(6、2)最適符号と(24、8)最適符号を形成する符号器の構造と、情報量の比が3:7である場合に使用される(9、3)最適符号と(21、7)最適符号を形成する符号器の構造と、情報量の比が4:6である場合に使用される(12、4)最適符号と(18、6)最適符号を形成する符号器の構造と、情報量の比が5:5である場合に使用される(15、5)最適符号と(15、5)最適符号を形成する符号器の構造に対して説明する。
【0027】
下記の実施形態はハードスプリット方法で、それぞれ5ビットに構成される情報量を論理(Logical)スプリットモードのように、10ビットを1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2、または9:1に分けて情報を示した後、それぞれに対して符号化を適用できるようにする装置及び方法を示す。
【0028】
第1実施形態
図4は本発明の実施形態による送信器の構造を示す。図4を参照すると、前記情報量の比に応じて分けられたDSCH用TFCIビットとDCH用TFCIビットが第1符号器400と第2符号器405にそれぞれ入力される。ここで、前記DSCH用TFCIビットはTFCIフィールド1、または第1TFCIとし、DCH用TFCIビットはTFCIフィールド2、または第2TFCIビットとする。前記DSCH用TFCIビットは第1TFCIビット発生器450で発生され、DCH用TFCIビットは第2TFCIビット発生器455で発生される。前記第1及び第2TFCIビットは情報量の比に応じて、上述したように相異なる比率を有する。また前記情報量の比に応じた符号語の長さ設定値である符号長さ情報を示す長さ制御信号が第1符号器400と第2符号器405に入力される。前記符号長さ情報は符号長さ情報発生器460で発生され、この時、前記符号長さ情報は前記第1TFCIビット及び第2TFCIビットの長さによって可変される値を有する。
【0029】
前記情報量の比が6:4である場合、前記符号器400は前記6ビットのDSCH用TFCIビットを受信すると同時に、6ビットを受信して18シンボルの符号語を出力する(18、6)符号器として動作するようにする長さ制御信号に応答して、18シンボルの符号化シンボルを出力し、符号器405は前記4ビットのDCH用TFCIビットを受信すると同時に、4ビットを受信して12シンボルの符号語を出力する(12、4)符号器として動作するようにする長さ制御信号に応答して、12シンボルの符号化シンボルを出力するようになる。また、情報量の比が7:3である場合、前記符号器400は前記7ビットのDSCH用TFCIビットを受信すると同時に、7ビットを受信して21シンボルの符号語を出力する(21、7)符号器として動作するようにする長さ制御信号に応答して、21シンボルの符号化シンボルを出力し、前記符号器405は前記3ビットのDCH用TFCIビットを受信すると同時に、3ビットを受信して9シンボルの符号語を出力する(9、3)符号器として動作するようにする長さ制御信号に応答して、9シンボルの符号化シンボルを出力するようになる。また、情報量の比が8:2である場合、前記符号器400は前記8ビットのDSCH用TFCIビットを受信すると同時に、8ビットを受信して24シンボルの符号語を出力する(24、8)符号器として動作するようにする長さ制御信号に応答して、24シンボルの符号化シンボルを出力し、前記符号器405は前記2ビットのDCH用TFCIビットを受信すると同時に、2ビットを受信して6シンボルの符号語を出力する(6、2)符号器として動作するようにする長さ制御信号に応答して、6シンボルの符号化シンボルを出力するようになる。
【0030】
また、情報量の比が9:1である場合、前記符号器400は前記9ビットのDSCH用TFCIビットを受信すると同時に、9ビットを受信して27シンボルの符号語を出力する(27、9)符号器として動作するようにする長さ制御信号に応答して、27シンボルの符号化シンボルを出力し、前記符号器405は前記1ビットのDCH用TFCIビットを受信すると同時に、1ビットを受信して3シンボルの符号語を出力する(3、1)符号器として動作するようにする長さ制御信号に応答して、3シンボルの符号化シンボルを出力するようになる。
図5は前記符号器400及び符号器405の構造を示す。前記符号器の動作をそれぞれの情報量の比に応じて説明する。
【0031】
1 .情報量の比が1:9である場合
情報量の比が1:9である場合、符号器400は(3、1)符号器として動作し、符号器405は(27、9)符号器として動作する。従って、符号器400と符号器405の動作をそれぞれ説明すると、次のようである。
先ず、前記符号器400の動作を説明する。
【0032】
1ビットの入力ビットが符号器400に入力されると、前記入力ビットはa0にし、残りa1、a2、a3、a4、a5、a6、a7、a8、a9はすべて0にする。すると、前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力すると、前記乗算器510はシンボル単位に前記符号語W1と入力ビットa0を乗算して排他的加算器540に出力する。また、前記ウォルシュ符号生成器500はその以外の基底符号語W2、W4、W8、W16を生成してそれぞれ乗算器512、514、516、518に出力し、all 1符号生成器502は全部1である基底符号語を生成して乗算器520に出力し、マスク生成器504は基底符号語M1、M2、M4、M8を生成してそれぞれ乗算器522、524、526、528に出力する。しかし、前記乗算器512、514、516、518、520、522、524、526、528それぞれに入力された前記入力ビットa1、a2、a3、a4、a5、a6、a7、a8、a9がすべて0であるので、前記乗算器512、514、516、518、520、522、524、526、528は0(信号なし)を出力して、排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528の出力値を排他的加算した値が、前記乗算器510の出力値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力し、前記穿孔器560は前記制御器550で出力された長さ制御信号によって前記入力された0番目から31番目までの総32個の符号シンボル中、1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、29シンボルを穿孔した後、3個の穿孔しない符号化シンボルを出力する。
【0033】
次に、符号器405の動作を説明する。
9ビットの入力ビットが符号器405に入力されると、前記入力ビットはそれぞれa0、a1、a2、a3、a4、a5、a6、a7、a8にし、残りa9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力し、基底符号語W16=00000000000000011111111111111101を生成して乗算器518に出力する。すると、前記乗算器510はシンボル単位に前記基底符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記基底符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記基底符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記基底符号語W8と入力ビットa3を乗算して排他的加算器540に出力し、前記乗算器518はシンボル単位に前記基底符号語W16と入力ビットa4を乗算して排他的加算器540に出力する。また、all 1符号生成器502は全部1である長さ32の基底符号語を生成して乗算器520に出力すると、前記乗算器520はシンボル単位に前記全部1である基底符号語と入力ビットa5を乗算して排他的加算器540に出力する。また、マスク生成器504は基底符号語M1=0101 0000 1100 0111 1100 0001 1101 1101を生成して乗算器522に出力し、基底符号語M2=0000 0011 1001 1011 1011 0111 0001 1100を生成して乗算器524に出力し、基底符号語M4=0001 0101 1111 0010 0110 1100 1010 1100を生成して乗算器526に出力する。すると、前記乗算器522はシンボル単位に前記基底符号語M1と入力ビットa6を乗算して排他的加算器540に出力し、前記乗算器524はシンボル単位に前記基底符号語M2と入力ビットa7を乗算して排他的加算器540に出力し、前記乗算器526はシンボル単位に前記基底符号語M4と入力ビットa8を乗算して排他的加算器540に出力する。また、前記マスク生成器504は基底符号語M8を生成して乗算器528に出力する。しかし、前記乗算器528に入力された前記入力ビットa9が0であるので、前記乗算器528は0(信号なし)を出力して、排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値は、前記乗算器510、512、514、516、518、520、522、524、526からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力し、前記穿孔器560は前記制御器550で出力された制御信号によって前記入力された0番目から31番目までの総32個の符号シンボル中、0、2、8、19、20番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32個の符号シンボル中、5シンボルを穿孔した後、27個の穿孔しない符号化シンボルを出力する。
【0034】
2.情報量の比が2:8である場合
情報量の比が2:8である場合、符号器400は(6、2)符号器として動作し、符号器405は(24、8)符号器として動作する。従って、符号器400と符号器405の動作をそれぞれ説明すると、次のようである。
先ず、符号器400の動作を説明する。
【0035】
2ビットの入力ビットが符号器400に入力されると、前記入力ビットはa0、a1にし、残りa2、a3、a4、a5、a6、a7、a8、a9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力すると、前記乗算器510はシンボル単位に前記符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力すると、前記乗算器512はシンボル単位に前記符号語W2と入力ビットa1を乗算して排他的加算器540に出力する。また、前記ウォルシュ符号生成器500は、その以外の基底符号語W4、W8、W16を生成してそれぞれ乗算器514、516、518に出力し、all 1符号生成器502は全部1である基底符号語を生成して乗算器520に出力し、マスク生成器504は前記基底符号語M1、M2、M4、M8を生成してそれぞれ乗算器522、524、526、528に出力する。しかし、前記乗算器514、516、518、520、522、524、526、528に入力された前記入力ビットa2、a3、a4、a5、a6、a7、a8、a9が0であるので、前記乗算器514、516、518、520、522、524、526、528は0を出力して、排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528の出力値を排他的加算した値は、前記乗算器510と乗算器512の出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。前記穿孔器560は前記制御器550で出力された制御信号によって前記入力された0番目から31番目までの総32個の符号シンボル中、3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、26シンボルを穿孔した後、6個の穿孔しない符号化シンボル、0、1、2、4、5、6番目符号化シンボルを出力する。
【0036】
次に、符号器405の動作を説明する。
8ビットの入力ビットが符号器405に入力されると、前記入力ビットはそれぞれa0、a1、a2、a3、a4、a5、a6、a7にし、残りa8、a9は0にする。すると、前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力し、基底符号語W16=00000000000000011111111111111101を生成して乗算器518に出力する。すると、前記乗算器510はシンボル単位に前記基底符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記基底符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記基底符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記基底符号語W8と入力ビットa3を乗算して排他的加算器540に出力し、前記乗算器518はシンボル単位に前記基底符号語W16と入力ビットa4を乗算して排他的加算器540に出力する。また、all 1符号生成器502は全部1である長さ32の基底符号語を生成して乗算器520に出力する。すると、前記乗算器520はシンボル単位に全部1である前記基底符号語と入力ビットa5を乗算して排他的加算器540に出力する。また、マスク生成器504は基底符号語M1=0101 0000 1100 0111 1100 0001 1101 1101を生成して乗算器522に出力し、基底符号語M2=0000 0011 1001 1011 1011 0111 0001 1100を生成して乗算器524に出力する。前記乗算器522はシンボル単位に前記基底符号語M1と入力ビットa6を乗算して排他的加算器540に出力し、前記乗算器524はシンボル単位に前記基底符号語M2と入力ビットa7を乗算して排他的加算器540に出力する。また、前記マスク生成器504は前記基底符号語M4、M8を生成してそれぞれ乗算器526及び528に出力する。しかし、前記乗算器526、528にそれぞれ入力された前記入力ビットa8、a9が0であるので、前記乗算器526、528は0(信号なし)を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算して値と、前記乗算器510、512、514、516、518、520、522、524からの出力値を排他的加算した値が同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。前記穿孔器560は前記制御器550で出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、1、7、13、15、20、25、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、8シンボルを穿孔した後、24個の穿孔しない符号化シンボルを出力する。
【0037】
3.情報量の比が3:7である場合
情報量の比が3:7である場合、符号器400は(9、3)符号器として動作し、符号器405は(21、7)符号器として動作する。従って、符号器400及び符号器405の動作をそれぞれ説明すると、次のようである。
先ず、符号器400の動作を説明する。
【0038】
3ビットの入力ビットが符号器400に入力されると、前記入力ビットはa0、a1、a2にし、残りa3、a4、a5、a6、a7、a8、a9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力すると、前記乗算器510はシンボル単位に前記符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記符号語W4と入力ビットa2を乗算して排他的加算器540に出力する。また、前記ウォルシュ符号生成器500はその以外の基底符号語W8、W16を生成してそれぞれ乗算器516、518に出力し、all 1符号生成器502は全部1である基底符号語を生成して乗算器520に出力し、マスク生成器504は前記基底符号語M1、M2、M4、M8を生成してそれぞれ乗算器522、524、526、528に出力する。しかし、前記乗算器516、518、520、522、524、526、528に入力された前記入力ビットa3、a4、a5、a6、a7、a8、a9が0であるので、前記乗算器516、518、520、522、524、526、528は0(信号なし)を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値は、前記乗算器510、512、及び514からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。すると、前記穿孔器560は前記制御器550から出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、23シンボルを穿孔した後、9個の穿孔しない符号化シンボルを出力する。
【0039】
次に、符号器405の動作を説明する。
7ビットの入力ビットが符号器405に入力されると、前記入力ビットはそれぞれa0、a1、a2、a3、a4、a5、a6にし、残りa7、a8、a9は0にする。すると、前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力し、基底符号語W16=00000000000000011111111111111101を生成して乗算器518に出力する。すると、前記乗算器510はシンボル単位に前記基底符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記基底符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記基底符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記基底符号語W8と入力ビットa3を乗算して排他的加算器540に出力し、前記乗算器518はシンボル単位に前記基底符号語W16と入力ビットa4を乗算して排他的加算器540に出力する。また、all 1符号生成器502は全部1である長さ32の基底符号語を生成して乗算器520に出力する。すると、前記乗算器520はシンボル単位に全部1である前記基底符号語と入力ビットa5を乗算して排他的加算器540に出力する。また、マスク生成器540は基底符号語M1=0101 0000 1100 0111 1100 0001 1101 1101を生成して乗算器522に出力する。前記乗算器522はシンボル単位に前記基底符号語M1と入力ビットa6を乗算して排他的加算器540に出力する。さらに前記マスク生成器504は前記基底符号語M2、M4、M8を生成してそれぞれ乗算器524、526、528に出力する。しかし、前記乗算器524、526、528にそれぞれ入力された前記入力ビットa7、a8、a9が0であるので、前記乗算器524、526、528は0(信号なし)を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値が、前記乗算器510、512、514、516、518、520、522からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。前記穿孔器560は前記制御器550で出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、0、1、2、3、4、5、7、12、18、21、24番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、11個のシンボルを穿孔した後、21個の穿孔しない符号化シンボルを出力する。
【0040】
4.情報量の比が4:6である場合
情報量の比が4:6である場合、符号器400は(12、4)符号器として動作し、符号器405は(18、6)符号器として動作する。従って、符号器400及び符号器405の動作をそれぞれ説明すると、次のようである。
先ず、符号器400の動作を説明する。
【0041】
4ビットの入力ビットが符号器400に入力されると、前記入力ビットはa0、a1、a2、a3にし、残りa4、a5、a6、a7、a8、a9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500が基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力すると、前記乗算器510はシンボル単位に前記符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記符号語W8と入力ビットa3を乗算して排他的加算器540に出力する。そして、前記ウォルシュ符号生成器500はその以外の基底符号語W16を生成して乗算器518に出力し、前記all 1符号生成器502は全部1である基底符号語を生成して乗算器520に出力し、マスク生成器504は前記基底符号語M1、M2、M4、M8を生成してそれぞれ乗算器522、524、526、528に出力する。しかし、前記乗算器518、520、522、524、526、528に入力された前記入力ビットa4、a5、a6、a7、a8、a9が0であるので、前記乗算器518、520、522、524、526、528が0を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値が、前記乗算器510、512、514、516からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。すると、前記穿孔器560は前記制御器550から出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、20個のシンボルを穿孔した後、12個の穿孔しない符号化シンボルを出力する。
【0042】
次に、符号器405の動作を説明する。
6ビットの入力ビットが符号器405に入力されると、前記入力ビットはそれぞれa0、a1、a2、a3、a4、a5にし、残りa6、a7、a8、a9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力し、基底符号語W16=00000000000000011111111111111101を生成して乗算器518に出力する。すると、前記乗算器510はシンボル単位に前記基底符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記基底符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記基底符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記基底符号語W8と入力ビットa3を乗算して排他的加算器540に出力し、前記乗算器518はシンボル単位に前記基底符号語W16と入力ビットa4を乗算して排他的加算器540に出力する。また、前記all 1符号生成器502は全部1である長さ32の基底符号語を生成して乗算器520に出力する。すると、前記乗算器520はシンボル単位に前記全部1である基底符号語と入力ビットa5を乗算して排他的加算器540に出力する。また、前記マスク生成器504は基底符号語M1、M2、M4、M8を生成してそれぞれ乗算器522、524、526、528に出力する。しかし、前記乗算器522、524、526、528にそれぞれ入力された前記入力ビットa6、a7、a8、a9が0であるので、前記乗算器522、524、526、528は0(信号なし)を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値が、前記乗算器510、512、514、516、518、520からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。前記穿孔器560は前記制御器550から出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、0、7、9、11、16、19、24、25、26、27、28、29、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、14シンボルを穿孔した後、18個の穿孔しない符号化シンボルを出力する。
【0043】
5.情報量の比が5:5である場合
情報量の比が5:5である場合、符号器400と405はすべて(15、3)符号器として動作する。従って、前記符号器400及び405の動作を説明すると、次のようである。
5ビットの入力ビットが符号器400に入力されると、前記入力ビットはa0、a1、a2、a3、a4にし、残りa5、a6、a7、a8、a9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500が基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力し、基底符号語W16=00000000000000011111111111111101を生成して乗算器518に出力する。すると、前記乗算器510はシンボル単位に前記符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記符号語W8と入力ビットa3を乗算して排他的加算器540に出力し、前記乗算器518はシンボル単位に前記符号語W16と入力ビットa4を乗算して排他的加算器540に出力する。そして前記all 1符号生成器502は全部1である基底符号語を生成して乗算器520に出力し、マスク生成器504は前記基底符号語M1、M2、M4、M8を生成してそれぞれ乗算器522、524、526、528に出力する。しかし、前記乗算器520、522、524、526、528に入力された前記入力ビットa5、a6、a7、a8、a9が0であるので、前記乗算器520、522、524、526、528は0(信号なし)を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値が、前記乗算器510、512、514、516、及び518からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。前記穿孔器560は前記制御器550から出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、30、31番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、17個のシンボルを穿孔した後、15個の穿孔しない符号化シンボルを出力する。
【0044】
前記第1実施形態による(21、7)符号器は、7ビットの入力ビットa0、a1、a2、a3、a4、a5、a6を順次的に受信するのが自然であるが、前記方法によると、前記線形ブロック符号の最小距離が7になり、最適符号の最小距離である8にならない。従って、前記(21、7)符号器において、入力ビットに対して若干の調整をすると、最小距離が8である最適符号に形成することができる。従って、下記では第2実施形態による最適の(21、7)符号を生成する方法を説明する。下記第2実施形態では(21、7)符号器と復号器の動作のみが変わるだけで、その以外のハードウェアの動作は前記第1実施形態と同一であるので、(21、7)符号器と復号器の動作のみを説明する。
【0045】
第2実施形態
前記第2実施形態による図4の符号器405が(21、7)符号で動作する時の動作を、図5を参照して説明する。
7ビットの入力ビットが符号器405に入力されると、前記入力ビットはそれぞれa0、a1、a2、a3、a4、a6、a7にし、残りa5、a8、a9は0にする。前記入力ビットa0は乗算器510に、入力ビットa1は乗算器512に、入力ビットa2は乗算器514に、前記入力ビットa3は乗算器516に、入力ビットa4は乗算器518に、入力ビットa5は乗算器520に、入力ビットa6は乗算器522に、入力ビットa7は乗算器524に、入力ビットa8は乗算器526に、入力ビットa9は乗算器528に入力される。これと同時に、ウォルシュ符号生成器500は基底符号語W1=10101010101010110101010101010100を生成して乗算器510に出力し、基底符号語W2=01100110011001101100110011001100を生成して乗算器512に出力し、基底符号語W4=00011110000111100011110000111100を生成して乗算器514に出力し、基底符号語W8=00000001111111100000001111111100を生成して乗算器516に出力し、基底符号語W16=00000000000000011111111111111101を生成して乗算器518に出力する。すると、前記乗算器510はシンボル単位に前記基底符号語W1と入力ビットa0を乗算して排他的加算器540に出力し、前記乗算器512はシンボル単位に前記基底符号語W2と入力ビットa1を乗算して排他的加算器540に出力し、前記乗算器514はシンボル単位に前記基底符号語W4と入力ビットa2を乗算して排他的加算器540に出力し、前記乗算器516はシンボル単位に前記基底符号語W8と入力ビットa3を乗算して排他的加算器540に出力し、前記乗算器518はシンボル単位に前記基底符号語W16と入力ビットa4を乗算して排他的加算器540に出力する。
【0046】
また、マスク生成器540が基底符号語M1=0101 0000 11000111 1100 0001 1101 1101を生成して乗算器522に出力し、基底符号語M2=0000 0011 1001 1011 1011 0111 0001 1100を生成して乗算器524に出力すると、前記乗算器522はシンボル単位に前記基底符号語M1と入力ビットa6を乗算して排他的加算器540に出力し、前記乗算器524はシンボル単位に前記基底符号語M2と入力ビットa7を乗算して排他的加算器540に出力する。さらに、all 1符号生成器502は全部1である長さ32の基底符号語を生成して乗算器520に出力し、マスク生成器504は前記基底符号語M4、M8を生成してそれぞれ乗算器526、528に出力する。しかし、前記乗算器520、526、528にそれぞれ入力された前記入力ビットa5、a8、a9が0であるので、前記乗算器520、526、528は0(信号なし)を出力して、前記排他的加算器540の出力に影響を与えない。即ち、前記排他的加算器540が乗算器510、512、514、516、518、520、522、524、526、528からの出力値をすべて排他的加算した値が、前記乗算器510、512、514、516、518、522、524からの出力値を排他的加算した値と同一である。前記排他的加算器540から出力された32個のシンボルは穿孔器560に入力される。これと同時に、前記制御器550は符号長さ情報を受信し、符号長さに該当する穿孔位置を示す制御信号を穿孔器560に出力する。前記穿孔器560は、前記制御器550から出力された制御信号に応じて前記入力された0番目から31番目までの総32個の符号シンボル中、0、2、6、7、9、10、12、14、15、29、30番目符号シンボルを穿孔する。言い換えれば、前記穿孔器560は32符号シンボル中、11シンボルを穿孔した後、21個の穿孔しない符号化シンボルを出力する。
【0047】
前記第2実施形態による前記図6の復号器605が(21、7)符号に動作される時の動作を、図7を参照して説明する。
図7を参照すると、受信シンボルr(t)は0挿入器700に入力され、これと同時に、符号長さ情報が制御器770に入力される。前記制御器770は前記受信シンボルの符号長さによる穿孔位置(0、2、6、7、9、10、12、14、15、29、30)を貯蔵し、前記貯蔵された穿孔位置情報を0挿入器700に出力する。例えば、符号率が(21、7)であると、前記制御器770は11個の穿孔位置に対する情報を前記0挿入器700に出力する。すると、前記0挿入器700は前記穿孔位置制御情報に従って穿孔位置に0を挿入して長さ32であるシンボル列を出力する。前記シンボル列は逆アダマール変換器720と乗算器701乃至715にそれぞれ入力される。前記乗算器701乃至715に入力された信号は、マスク生成器710で前記基底符号語M1、M2、M4、M8から生成されたマスク符号語M1乃至M15と乗算された後に出力される。前記乗算器701乃至715から出力されたシンボルはスイッチ752乃至765にそれぞれ出力される。(21、7)符号器の場合は、2個の基底符号語(M1、M2)のみを使用するので、3個のスイッチ752、753、754のみを連結する。すると、前記4個の逆アダマール変換器720、721、722、723は入力された32個のシンボルを逆アダマール変換(Inverse Fast Hadamard Transform、以下“IFHT”)する。前記IFHTは長さ32のウォルシュ符号と前記受信された32個のシンボル間の相関値を獲得する機能である。各逆アダマール変換器720、721、722、723は前記一番大きな相関値に対応する前記ウォルシュインデックスと前記受信されたシンボルと共に前記一番大きな相関値を出力する。前記相関度比較器740は前記逆アダマール変換器720、721、722、723から出力された相関値を比較し、前記一番大きな相関値に対応したウォルシュインデックスを出力する。これは前記一番大きな相関値に対応した前記マスク符号語インデックス(2ビット)と前記ウォルシュインデックス(5ビット)から検出されたTFCIビットにより獲得される。前記実施形態において、前記符号器は、初めの5ビットは順次的に受信し、一つの0ビットを挿入した後、残り2ビットを受信するので、前記検出されたTFCIビットは前記マスク符号語インデックスと前記ウォルシュインデックスの結合である。
【0048】
今まで、情報量の比がそれぞれ9:1、8:2、7:3、または6:4である場合の符号器400と405の動作を説明した。
上述した送信器で符号化動作後、符号器400と405から出力される符号化シンボルは、マルチプレクサ410により時間的にマルチプレクシングされ、30シンボルのマルチプレクシングされた信号が出力される。
【0049】
次に、マルチプレクサ410が符号化されたDSCHとDCHをマルチプレクシングする方法に対して説明する。前記マルチプレクサ410は前記符号器400と405で出力される符号化シンボルを可能な限り均一に分布されるようにマルチプレクシングして30ビットを配列する。
下記の説明で、DCHのためのTFCIビットとDSCHのためのTFCIビットがそれぞれmビットとnビットに構成されると仮定する。この時、mとnが有することができる値は(m、n)=1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2、または9:1である。
【0050】
先ず、m値がn値より大きな場合を説明する。n値がm値より大きな場合にもn値とm値を置き換えて下記方法を利用すると、DCHとDSCHのためのTFCIビットを配列することができる。
上述した符号化方法によると、DCHとDSCHのためのTFCIビットがそれぞれmビットとnビットに構成された場合、符号化後に生成されたビット数は、それぞれm*3とn*3である。従って、生成された符号化シンボルを伝送するための位置を選定するために、先ずDPCCHを通じて伝送する30ビットを10ビットずつ分けた後、それぞれの10ビットにDCHのためのm*3ビットを3等分したmビットと、DSCHのためのn*3ビットを3等分したnビットを配列する。
【0051】
次に、与えられた10ビットを利用してDCHのためのmビットとDSCHのためのnビットを配列する方法を説明する。
Lは10ビット中のL番目ビットを示す。
【数1】
【数2】
【0052】
前記式1及び式2で、
【数3】
はxより小さいか、同じである整数中、一番大きな値を示し、
【数4】
はxより大きいか、同じである整数の中、一番小さな値を示す。
前記式2でF(−1)は0に定義する。即ち、F(-1)=0である。前記数式を利用してDCHのためのmビットとDSCHのためのnビットを配列する方法を説明すると、次の式3のようである。10個のL値中、n個のL値にはDSCHのためのビットが順に配列される。
【0053】
【数5】
前記式3でl(1≦l≦n)はDSCHのためのn個のビット中、l番目ビットを示す。従って前記式3は、DSCHのための10個のビット中、l番目位置に該当する値を求める式である。
10個のL値中、前記式3に与えられた値以外のL値には、DCHのためのm個のビットを配列する。即ち、下記式4のように表示することができる。
【0054】
【数6】
前記式4でl値は1≦l≦nの範囲を有する。
表4はm:nが9:1、8:2、7:3、6:4、5:5のそれぞれの場合に対するF(k)及びG(k)を示す。
【0055】
【表4】
【0056】
図9はm:n=6:4である場合に、DCHのためのTFCIビットとDSCHのためのTFCIビットをDPCCH30ビットに対応させる関係を説明する図である。前記表4のように、m:n=6:4である場合、DSCHの位置はL値が2、4、7、9である場合に対応する。
すると、前記マルチプレクシングされた信号は、さらにマルチプレクサ420に印加され、図8のように電力制御ビット(TPC)、パイロットビットのような信号と時間的にマルチプレクシングされ出力される。拡散器430は前記マルチプレクシングされたシンボルを拡散符号生成器435から入力された拡散符号とチャネル区分のためシンボル単位にチャネル拡散してチップ単位に出力する。スクランブラー440は前記チャネル拡散された信号をスクランブリング符号発生器445から入力されたスクランブリング符号にスクランブリングして出力する。
【0057】
図6は本発明の実施形態による受信器の構造を示す。図6を参照すると、先ず、受信信号がデスクランブラー640に入力される。これと同時にスクランブリング符号発生器645からスクランブリング符号が入力され、前記入力された受信信号を前記入力されたスクランブリング符号にデスクランブリングして出力する。前記デスクランブリングされたシンボルが逆拡散器630に入力されると、これと同時に、拡散符号生成器635から拡散符号が入力され、逆拡散されシンボル単位に出力される。すると、前記逆拡散された受信信号はデマルチプレクサ620により電力制御ビット(TPC)、パイロットビット、フィードバック信号のようなその他の信号とTFCIビットにデマルチプレクシングされる。前記デマルチプレクシングされたTFCIシンボルは、さらにデマルチプレクサ610に入力される。これと同時に、前記DSCH用TFCIビットとDCH用TFCIビットの情報量比率に応じた符号長さ制御情報にデマルチプレクサ610に入力され、前記比率によってDSCH用TFCI符号シンボルとDCH用TFCI符号シンボルに分離され、それぞれの復号器600と復号器605に入力される。前記復号器600と復号器605は、前記DSCH用TFCIビットとDCH用TFCIビットの情報量比率に応じた符号長さ制御情報に基づいて、それぞれに該当する符号による復号過程を遂行した後、それぞれDSCH用TFCIビットとDCH用TFCIビットを出力する。
【0058】
図7は前記復号器600及び復号器605の構造を示す。図7を参照すると、前記受信シンボルr(t)は0挿入器700に入力され、これと同時に、符号長さ情報が制御器770に入力される。前記制御器770は前記受信シンボルの符号長さによる穿孔位置情報を貯蔵し、前記貯蔵された穿孔位置情報を0挿入器700に出力する。例えば、前記制御器770は符号率が(3、1)であると、29個の穿孔位置に対する情報を、符号率が(6、2)であると、26個の穿孔位置に対する情報を、符号率が(9、3)であると、23個の穿孔位置に対する情報を、符号率が(12、4)であると、20個の穿孔位置に対する情報を、符号率が(18、6)であると、14個の穿孔位置に対する情報を、符号率が(21、7)であると、11個の穿孔位置に対する情報を、符号率が(24、8)であると、8個の穿孔位置に対する情報を、符号率が(27、9)であると、5個の穿孔位置に対する情報を前記0挿入器700に出力する。それぞれの場合に対して、前記穿孔位置は前記符号器の説明と同一である。前記0挿入器700は前記穿孔位置制御情報に従って穿孔位置に0を挿入して長さ32シンボル列を出力する。前記シンボル列は逆アダマール変換器720と乗算器701乃至715にそれぞれ入力される。前記乗算器701乃至715に入力された信号はマスク生成器710で前記基底符号語M1、M2、M4、M8から生成されたマスク関数M1乃至M15と乗算された後、出力される。前記乗算器701乃至715から出力されたシンボルはスイッチ751乃至765にそれぞれ出力される。これと同時に、前記制御器770は前記受信された符号長さ情報に基づいたマスク関数の使用/不使用を示す制御情報をスイッチ751乃至765にそれぞれ出力する。(3、1)、(6、2)、(9、3)、(12、4)、(18、6)符号器はマスク関数を使用しないので、前記スイッチ752、754、765は前記制御情報に応じて全部連結を切る。(21、7)符号器の場合は、一つの基底符号語のみを使用するので、スイッチ752のみが連結され、前記符号率に基づいて使用されるマスク関数の数に応じて制御される。すると、前記逆アダマール変換器720、724及び726のそれぞれは、受信された32個のシンボルを逆アダマール変換して、前記最高相関値を有するウォルシュ符号のインデックスと前記最高相関値それぞれを出力する。前記逆アダマール変換は長さ32のウォルシュ符号と前記受信された32シンボル間の相関値を獲得する機能である。すると、前記相関度比較器740は前記逆アダマール変換器から提供される相関値を比較する。これは前記一番大きな相関値に対応した前記符号語インデックス(2ビット)と前記ウォルシュインデックス(5ビット)から検出されたTFCIビットにより獲得される。前記復号されたTFCIビットは前記符号語インデックスと前記ウォルシュインデックスの結合である。
【0059】
今まで、前記ハードスプリット配列の構成及び動作を説明した。以下では本発明の目的を達成するための方法を図10、11、12、13を参照して説明する。
図10は前記論理スプリット方法のための基地局間(ノードBとRNC間)の信号メッセージ及びデータ伝送を示す図であり、図11は本発明の実施形態によるSRNCの動作を示す図であり、図12は本発明の実施形態によるDRNCの動作を示す図であり、図13は図8に示したDRNCからSRNCに伝送される情報を含む制御フレーム(Control Frame)の構造を示す図である。
【0060】
先ず、図10を参照すると、前記SRNC10のRLC11は伝送するDSCHデータがある場合、図3の401段階でSRNC10のMAC-D13に前記DSCHデータを伝送する。前記DSCHデータを受信したSRNC10のMAC-D13は、402段階でDRNC20のMAC-C/SH21に前記受信されたDSCHデータを伝送する。この時、前記DSCHデータはLur上のフレームプロトコル(Frame protocol)を利用して伝送される。前記DSCHのデータを受信したDRNC20のMAC-C/SH21は、403段階で前記DSCHデータの伝送時間を決定し、前記決定された伝送時間情報とDSCHデータに対するTFCIをSRNC10のMAC-D13に伝送する。前記403段階でSRNC10のMAC-D13に伝送時間情報とDSCHデータに対するTFCIを伝送した後、前記DRNC20のMAC-C/SH21は、404段階でノードBのL1 30にDSCHデータを伝送する。この時、前記DSCHデータは403段階で予め決定された(scheduled)伝送時間に伝送される。DRNC20のMAC-C/SH21から前記伝送時間情報及びDSCHデータに対するTFCIを受信したSRNC10のMAC-D13は、405段階で前記伝送時間以前にノードBのL1 30に前記TFCIと伝送時間情報を共に伝送する。この時、前記データは制御フレーム(control frame)を利用して伝送される。さらに、前記SRNC10のMAC-D13は、406段階でDCHデータとDCHのためのTFCIを決定して前記ノードBのL1 30に伝送する。前記404段階で伝送されるDSCHデータと405段階で伝送されるTFCIは、前記403段階で決定された伝送時間と関係を有する。即ち、405段階で伝送されるTFCIは、404段階で前記DSCHデータがPDSCHを通じて伝送される直前フレームにDPCCHを通じてUEに伝送される。前記404、405及び406段階で、前記データ及びTFCIはフレームプロトコル(Frame protocol)を利用して伝送される。特に、406段階で、前記TFCIは制御フレーム(control frame)を通じて伝送される。前記404、405及び406段階で伝送されたデータ及びTFCIを受信したノードBのL1 30は、407段階で前記DSCHデータをPDSCHを通じてUEのL1 41に伝送する。また、前記ノードBのL1 30は、UEのL1 40にDPCHを利用してTFCIを伝送する。この時、前記ノードBのL1 30は、前記405段階及び406段階で受信したそれぞれのTFCI、またはTFIを利用して一つのTFCIを生成してDPCCHを利用して伝送する。
【0061】
図11は本発明の実施形態によるSRNCの動作を示す図である。図11を参照すると、先ず、SRNCは411段階で伝送するDSCHデータを準備する。前記伝送するDSCHデータが準備されると、SRNCは412段階に進行してRLCとMAC-Dを通じてDRNCにDSCHデータを伝送する。前記SRNCは前記412段階でDSCHデータをDRNCに伝送した後、前記DSCHデータに対するスケジューリング情報、即ち、伝送時間情報及びTFCIを413段階で受信する。この時、前記スケジューリング情報は制御フレーム(Control Frame)を利用して受信されることができる。
前記図13でCFN(Connection Frame Number)は伝送されるフレームの番号を示し、これはDSCHデータが伝送される時間に対する情報である。また、前記図13のTFCIフィールド2は伝送されるDSCHデータに対するTFCI情報を示す。
【0062】
さらに図11を参照すると、前記SRNCは414段階でノードBに該当DSCHに対する伝送時間情報とTFCI情報を入れた制御フレーム(Control Frame)を伝送する。前記制御フレームは該当伝送時間前にノードBに到着すべきである。415段階で前記SRNCはDCHデータをDCHに対するTFCIと共にノードに伝送する。
【0063】
図12は本発明の実施形態によるDRNCの動作を示す図である。図12を参照すると、DRNCは501段階で、前記図11の413段階で前記SRNCが伝送したDSCHデータを受信する。前記DSCHデータが受信されると、DRNCは502段階で複数のRNCから受信されたDSCHデータのスケジューリングを遂行する。即ち、DRNCは複数のRNCから受信したDSCHとDRNC自体で生成されたDSCHを伝送する時間を決定し、また伝送中に使用するチャネルを考慮して、TFI、またはTFCIを決定する。前記502段階で伝送時間及びTFI、またはTFCIが決定されると、DRNCは503段階で前記決定された伝送時間情報とTFCI情報を制御フレームを利用してSRNCに伝送する。この時、伝送される制御フレームの構造は前記図8に示されている。前記決定された時間情報とTFCI情報を伝送した後、DRNCは504段階に進行してDSCHデータに対して決定された時間にDSCHデータをノードBに伝送する。
【0064】
【発明の効果】
上述したように本発明の実施形態では、一つの符号器/復号器構造を利用して多様な種類のTFCIビットを符号化/復号化することができる。また相異なる符号化方法を使用して符号化された複数のTFCIシンボルを伝送する時、前記TFCIシンボルが均一に分布され伝送されるように多重化することができる。ここで、TFCI符号化は、10ビットである場合、DSCH及びDCHのデータ伝送量によって、1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2、または9:1中のいずれか一つを選択して遂行されることができる。また本発明の実施形態によると、論理スプリット方法の場合、SRNCとDRNCが分離されていると、スケジューリング情報をDRNCのMAC-C/SHからSNRCのMAC-Dに伝送することができる。またDSCHに対するTFCIを送信する相異なる方法であるハードスプリット方法と論理スプリット方法を区別して使用できるように信号メッセージを伝送することもできる。
【図面の簡単な説明】
【図1】 一般的な非同期移動通信システムでハードスプリット方法による(15、5)符号器を備える送信器の構造を示す図である。
【図2】 一般的な非同期移動通信システムでハードスプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図3】 一般的な非同期移動通信システムで論理スプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図4】 本発明の一実施形態によるDSCH用TFCIビットとDCH用TFCIビットを相異なる符号化方法に符号化する送信器の構造を示す図である。
【図5】 図4の符号器を示す図である。
【図6】 本発明の一実施形態による符号化されたシンボルを復号化する受信器の構造を示す図である。
【図7】 図6の復号器を示す図である。
【図8】 下向DCHの信号伝送フォマットを示す図である。
【図9】 相異なる符号化方法に符号化された符号化シンボルをマルチプレクシングする方法を示す図である。
【図10】 SRNCとDRNCが同一ではない場合、前記論理スプリット方法のための基地局及び基地局制御器間の信号メッセージ及びデータ伝送を示す図である。
【図11】 本発明の一実施形態によるSRNCの動作を示す図である。
【図12】 本発明の一実施形態によるDRNCの動作を示す図である。
【図13】 前記図8のDRNCからSRNCに伝送される情報を含めている制御フレームの構造を示す図である。
【符号の説明】
405…第1符号器
405…第2符号器
430…拡散器
435…拡散符号生成器
440,640…スクランブラー
445,645…スクランブリング符号発生器
450…第1TFCIビット発生器
455…第2TFCIビット発生器
460…情報発生器
500…ウォルシュ符号生成器
510,512,514,516,518,520,522,524,526,528…乗算器
540…排他的加算器
550,770…制御器
560…穿孔器
600,605…復号器
610,620…デマルチプレクサ
630…逆拡散器
635…拡散符号生成器
700…0挿入器
701〜715…乗算器
720〜735…逆アダマール変換器
740…相関度比較器
751〜765…スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an asynchronous mobile communication system, and more particularly, encoding / decoding of transmission frame information (Transport Format Combination Indicator, hereinafter "TFCI") bits when transmitting downlink shared channel data in hard split mode. The present invention relates to an apparatus and method.
[0002]
[Prior art]
The downward shared channel (Downlink Shared Channel, hereinafter referred to as “DSCH”) is a shared channel used by a plurality of users by dividing time. The DSCH can be set together with a dedicated channel (hereinafter referred to as “DCH”) for each user. The DCH includes a dedicated physical control channel (hereinafter referred to as “DPCCH”) and a dedicated physical data channel (hereinafter referred to as “DPDCH”). In particular, the DPCCH is used for the DSCH. Therefore, the DPCCH is used as a physical control channel for the corresponding DCH and DSCH. The DPCCH includes information on transmission frame information (Transport Format Combination Indicator, hereinafter “TFCI”), which is one of the control signals. The TFCI is information indicating a transmission format of data transmitted through a physical channel. Therefore, the TFCI information includes information for all DCH and DSCH.
[0003]
The TFCI information is configured with 10 bits, and the 10-bit TFCI information is encoded with 30 bits. The encoded 30 bits are transmitted through the DPCCH.
The method of transmitting the TFCI for DCH and the TFCI for DSCH at the same time through the DPCCH is roughly divided into two methods. The first is a hard split method, and the second is a logical split method.
[0004]
The TFCI for the DCH is the
In the case of the hard split method, each of the
[0005]
In the case of the logical split method, the
[0006]
FIG. 1 is a diagram illustrating a transmitter structure according to the hard splitting method. Referring to FIG. 1, when a
[0007]
Figure 2 shows the existing 3GPP (3rd It is a figure which shows the signal message and data transmission between a base station and a base station controller (between Node B and RNC) for the said hard split method defined by Generation Partnership Project). Referring to FIG. 2, when the DSCH data to be transmitted is generated, the RLC (Radio Link Control) 11 of the SRNC (Serving RNC) 10 performs a MAC-D (Medium Access Control-Dedicated Control) 13 of the
[0008]
The
[0009]
FIG. 3 is a diagram illustrating signaling and data transmission between base stations for the logical split method. Referring to FIG. 3, when DSCH data to be transmitted is generated, the
[0010]
After transmitting the TFI (TFI1) for the DSCH, the MAC-
[0011]
To summarize the logical split method, the MAC-C /
[0012]
According to the above description, compared with the logical split method, the hard split method does not require information transmission to the MAC-D after scheduling in the MAC-C, so that the delay can be reduced. This is possible because, in the case of the hard split method, the DCH TFCI and the DSCH TFCI can be independently encoded at the Node B. Also, when MAC-C and MAC-D are separated on lur, that is, when MAC-C is in DRNC and MAC-D is in SRNC, scheduling information is not exchanged on lur, thus preventing an increase in delay. There are advantages that can be made. According to the above description, the information amount (bits) of the TFCI for the DCH and DSCH is fixedly divided by 5 bits each, and each of the 32 pieces of information for the maximum DCH and 32 pieces for the DSCH. Information can be shown. Accordingly, the hard split mode cannot be used when more than 32 pieces of information for DSCH or DCH is required.
[0013]
[Problems to be solved by the invention]
Accordingly, an object of the present invention is to provide an apparatus and method capable of performing multiple codings using a single encoder structure in a mobile communication system.
It is another object of the present invention to provide an apparatus and method for multiplexing and transmitting symbols coded using different coding methods.
[0014]
Still another object of the present invention is that in the case of the hard split mode, the information amount constituted by 5 bits is set to 10 bits as 1: 9, 2: 8, 3: 7, 4: 6 as in the logic split mode. Provided is an apparatus and a method for enabling coding to be applied to each after indicating information in 5: 5, 6: 4, 7: 3, 8: 2, 9: 1, etc. There is to do.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides an apparatus for encoding and transmitting TFCI bits respectively corresponding to a ratio of information amounts of a first channel and a second channel in a code division multiple access mobile communication system. A first TFCI bit indicating a transmission format combination of the first channel for generating one encoded symbol is encoded, and the encoded first symbol is punctured by a predetermined first puncturing position. An encoder and a second TFCI bit indicating a transmission format combination of the second channel for generating a second encoded symbol, and the encoded second with a predetermined second puncturing position; A second encoder for puncturing symbols; and output symbols of the first encoder and the second encoder are multiplexed, and the symbols are transmitted to the second channel. A multiplexer for transmitting Flip, characterized in that it consists.
[0016]
Further, the present invention for achieving such an object includes a mobile terminal and a first channel for the mobile terminal.And the second channelThroughInformation bitConfigured to transmit control data for the first channel.3A base station transmitting first and second TFCI bits encoded through a channel, and a code division multiple access mobile communication system comprising:ofIn the TFCI transmission method, transmission of the first channel for generation of a coded first symbolFormal unionA first TFCI bit indicating the transmission of the second channel for the generation of the encoded second symbolFormal unionEncoding the second TFCI bit indicating the encoded first symbol and the encoded first symbol according to the first and second puncturing positions of the encoded first TFCI bit and the encoded second TFCI bit. Puncturing the encoded second symbol, multiplexing the encoded first TFCI bit and the encoded second TFCI bit, and3And transmitting the multiplexed coded TFCI bits through a channel.
Preferably, the first channel is a downward shared channel, and the second channel is a dedicated channel.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following invention, for the purpose of clarifying only the gist of the present invention, a detailed description of related known functions or configurations will be omitted.
In the case of the hard split method, the total number of information bits for DSCH and DCH is 10 bits, and the 10 information bits are 1: 9, 2: 8, 3: 7, 4: 6, 5: 5. , 6: 4, 7: 3, 8: 2, or 9: 1, and coding is applied to each.
[0018]
First, 30 TFCI code symbols are transmitted at a code rate of 1/3 in one frame in the physical layer. When the TFCI information bits are divided into constant ratios as described above, it is preferable to maintain the code rate by dividing the number of code symbols into the same ratio as the constant ratio. For example, if 10 input bits are divided into a ratio of 1: 9, 30 output symbols are divided into a rate of 1/3 and a ratio of 3:27, and 10 input bits are divided into 2: 8. 30 output symbols are divided into a 6:24 ratio, and when 10 input bits are divided into 3: 7, 30 output symbols are divided into a 9:21 ratio. If the input bits are divided 4: 6, the 30 output symbols are divided into a ratio of 12:18.
[0019]
Therefore, when the ratio of the amount of information is 1: 9, 1 bit is received and 3 code symbols are output (3, 1), and 9 bits are received and 27 code symbols are output. When (27, 9) encoder is required and the ratio of the amount of information is 2: 8, (6, 2) encoder that receives 2 bits and
[0020]
Usually, a measure indicating the performance of a linear error correcting code has a Hamming distance distribution of codewords of the error correcting code. This means the number of non-zero symbols in the code word. For example, if “0111” is a predetermined code word, the number of 1 included in the code word, that is, the Hamming distance is 3. At this time, the minimum value (dmin: Minimum distance). As the minimum distance is larger, the linear error correction code has better error correction performance. This is the reference “The Theory of Error-Correcting Codes” -F. J. Macwilliams, N. J. A. Details are disclosed in Sloane, North-Holland.
[0021]
Also, due to low hardware complexity, the largest length code, ie, (32, 10) code, is shortened to operate the different length encoders with the same structure. It is desirable to do. In order to use the shortening method, it is necessary to puncture a code symbol. In the puncturing of the (32, 10) code, the minimum distance of the code varies depending on the puncturing position. Therefore, it is desirable to determine a drilling position so that the drilled code has an optimal minimum distance.
[0022]
For example, as the (6, 2) code among the plurality of codes, the optimum code is most preferably used by repeating the (3, 2) simplex code twice. At this time, the relationship between the (3, 2) simplex input information bits and the output (3, 2) simplex codeword is as shown in Table 1 below.
[Table 1]
[0023]
If the (3, 2) simplex codeword is repeated twice, the relationship between the input information bits and the output (3, 2) simplex codeword is as shown in Table 2 below.
[Table 2]
[0024]
However, the (3, 2) simplex codeword repeated twice can be implemented by shortening the existing (16, 4) Reed-Muller code. An example of the shortening method will be described. First, the (16, 4) Reed-Muller code is a linear combination of four base codewords having a length of 16 (where 4 is the number of input information bits). Is). Receiving only 2 bits among the 4 input information bits means using only a linear combination of 2 base codewords among 4 base codewords having a length of 16 and not using the rest. It is. In addition, after restricting the use of base codewords as described above, if 10 symbols are punched out of the 16 symbols, the (16, 4) encoder is operated as a (6, 2) encoder. be able to. Table 3 below illustrates the shortening method.
[0025]
[Table 3]
[0026]
Referring to Table 3, first, all (16, 4) codewords are linear combinations of four base codewords of length 16 (A, B, C, D in Table 3). At this time, in order to obtain the (6, 2) code, only the upper two codewords are used among the four base codewords. Then, only the upper 4 codewords are used, and the remaining lower 12 codewords are not automatically used. Further, in order to form the upper 4 codewords into a codeword of
[0027]
The following embodiment is a hard split method, and the amount of information configured in 5 bits is set to 10 bits as 1: 9, 2: 8, 3: 7, 4: 6, 5 as in the logical split mode. An apparatus and a method for enabling encoding to be applied to each of the information after dividing the information into 5: 6, 6: 4, 7: 3, 8: 2, or 9: 1.
[0028]
First embodiment
FIG. 4 shows a structure of a transmitter according to an embodiment of the present invention. Referring to FIG. 4, the DSCH TFCI bits and the DCH TFCI bits divided according to the information amount ratio are input to the
[0029]
When the information amount ratio is 6: 4, the
[0030]
If the information amount ratio is 9: 1, the
FIG. 5 shows the structure of the
[0031]
1 . When the information ratio is 1: 9
When the information amount ratio is 1: 9, the
First, the operation of the
[0032]
When one input bit is input to the
[0033]
Next, the operation of the
When 9 input bits are input to the
[0034]
2. When the ratio of information is 2: 8
When the information amount ratio is 2: 8, the
First, the operation of the
[0035]
When two input bits are input to the
[0036]
Next, the operation of the
When 8 input bits are input to the
[0037]
3. When the information ratio is 3: 7
When the information amount ratio is 3: 7, the
First, the operation of the
[0038]
When three input bits are input to the
[0039]
Next, the operation of the
When seven input bits are input to the
[0040]
4). When the information ratio is 4: 6
When the information amount ratio is 4: 6, the
First, the operation of the
[0041]
When four input bits are input to the
[0042]
Next, the operation of the
When 6 input bits are input to the
[0043]
5. When the information ratio is 5: 5
If the information ratio is 5: 5,
When five input bits are input to the
[0044]
It is natural that the (21, 7) encoder according to the first embodiment sequentially receives 7 input bits a0, a1, a2, a3, a4, a5, a6. The minimum distance of the linear block code is 7, and the minimum distance of the optimal code is not 8. Accordingly, in the (21, 7) encoder, when the input bit is slightly adjusted, an optimum code having a minimum distance of 8 can be formed. Therefore, a method for generating an optimal (21, 7) code according to the second embodiment will be described below. In the following second embodiment, only the operations of the (21, 7) encoder and decoder are changed, and the other hardware operations are the same as those of the first embodiment. Therefore, the (21, 7) encoder Only the operation of the decoder will be described.
[0045]
Second embodiment
The operation when the
When 7 input bits are input to the
[0046]
Also, the
[0047]
The operation when the
Referring to FIG. 7, the received symbol r (t) is input to the 0
[0048]
Up to now, the operation of the
After the encoding operation by the transmitter, the encoded symbols output from the
[0049]
Next, a method of multiplexing the DSCH and DCH encoded by the
In the following description, it is assumed that the TFCI bits for DCH and TFCI bits for DSCH are configured into m bits and n bits, respectively. At this time, the values that m and n can have are (m, n) = 1: 9, 2: 8, 3: 7, 4: 6, 5: 5, 6: 4, 7: 3, 8: 2. Or 9: 1.
[0050]
First, a case where the m value is larger than the n value will be described. Even when the n value is larger than the m value, the TFCI bits for the DCH and DSCH can be arranged by replacing the n value and the m value and using the following method.
According to the encoding method described above, when the TFCI bits for DCH and DSCH are configured to m bits and n bits, respectively, the numbers of bits generated after encoding are m * 3 and n * 3, respectively. Accordingly, in order to select a position for transmitting the generated encoded symbol, first, 30 bits transmitted through the DPCCH are divided into 10 bits, and then m * 3 bits for DCH are set to 3 bits for each 10 bits. Arrange m bits equally divided and n bits obtained by equally dividing n * 3 bits for DSCH into three.
[0051]
Next, a method of arranging m bits for DCH and n bits for DSCH using the given 10 bits will be described.
L indicates the Lth bit in 10 bits.
[Expression 1]
[Expression 2]
[0052]
In
[Equation 3]
Indicates the largest value among integers less than or equal to x,
[Expression 4]
Indicates the smallest value among integers greater than or equal to x.
In
[0053]
[Equation 5]
In
Among the 10 L values, m bits for DCH are arranged in L values other than the values given in
[0054]
[Formula 6]
In
Table 4 shows F (k) and G (k) for the cases where m: n is 9: 1, 8: 2, 7: 3, 6: 4, and 5: 5.
[0055]
[Table 4]
[0056]
FIG. 9 is a diagram illustrating a relationship in which TFCI bits for DCH and TFCI bits for DSCH correspond to
Then, the multiplexed signal is further applied to the
[0057]
FIG. 6 shows the structure of a receiver according to an embodiment of the present invention. Referring to FIG. 6, first, the received signal is input to the
[0058]
FIG. 7 shows the structure of the
[0059]
Up to now, the configuration and operation of the hard split arrangement have been described. In the following, a method for achieving the object of the present invention will be described with reference to FIGS.
FIG. 10 is a diagram illustrating signal messages and data transmission between base stations (between Node B and RNC) for the logical split method, and FIG. 11 is a diagram illustrating operations of the SRNC according to an embodiment of the present invention. FIG. 12 is a diagram illustrating an operation of a DRNC according to an embodiment of the present invention, and FIG. 13 is a diagram illustrating a structure of a control frame including information transmitted from the DRNC to the SRNC illustrated in FIG.
[0060]
First, referring to FIG. 10, when there is DSCH data to be transmitted, the RLC 11 of the
[0061]
FIG. 11 is a diagram illustrating the operation of the SRNC according to the embodiment of the present invention. Referring to FIG. 11, first, the SRNC prepares DSCH data to be transmitted in
In FIG. 13, CFN (Connection Frame Number) indicates the number of a frame to be transmitted, which is information with respect to the time at which DSCH data is transmitted. Further, the
[0062]
Referring to FIG. 11, the SRNC transmits a control frame including transmission time information and TFCI information for the corresponding DSCH to the Node B in
[0063]
FIG. 12 is a diagram illustrating an operation of a DRNC according to an embodiment of the present invention. Referring to FIG. 12, the DRNC receives the DSCH data transmitted by the SRNC in
[0064]
【The invention's effect】
As described above, in the embodiments of the present invention, various types of TFCI bits can be encoded / decoded using a single encoder / decoder structure. In addition, when transmitting a plurality of TFCI symbols encoded using different encoding methods, the TFCI symbols can be multiplexed so as to be uniformly distributed and transmitted. Here, when TFCI encoding is 10 bits, 1: 9, 2: 8, 3: 7, 4: 6, 5: 5, 6: 4, 7: 3 depending on the data transmission amount of DSCH and DCH. , 8: 2, or 9: 1. According to the embodiment of the present invention, in the case of the logical split method, if the SRNC and the DRNC are separated, the scheduling information can be transmitted from the MAC-C / SH of the DRNC to the MAC-D of the SNRC. It is also possible to transmit a signaling message so that the hard split method and the logical split method, which are different methods for transmitting TFCI for DSCH, can be used separately.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a structure of a transmitter including a (15, 5) encoder according to a hard split method in a general asynchronous mobile communication system.
FIG. 2 is a diagram illustrating signal messages and data transmission between a base station and a base station controller for a hard split method in a general asynchronous mobile communication system.
FIG. 3 is a diagram illustrating signal messages and data transmission between a base station and a base station controller for a logical split method in a general asynchronous mobile communication system.
FIG. 4 is a diagram illustrating a structure of a transmitter that encodes a DSCH TFCI bit and a DCH TFCI bit according to an embodiment of the present invention into different encoding methods;
FIG. 5 is a diagram showing the encoder of FIG. 4;
FIG. 6 shows a structure of a receiver for decoding encoded symbols according to an embodiment of the present invention.
7 shows the decoder of FIG. 6. FIG.
FIG. 8 is a diagram illustrating a signal transmission format of a downward DCH.
FIG. 9 is a diagram illustrating a method of multiplexing encoded symbols encoded by different encoding methods.
FIG. 10 is a diagram illustrating signal messages and data transmission between a base station and a base station controller for the logical split method when SRNC and DRNC are not the same.
FIG. 11 is a diagram illustrating an operation of an SRNC according to an embodiment of the present invention.
FIG. 12 is a diagram illustrating an operation of a DRNC according to an embodiment of the present invention.
13 is a diagram illustrating a structure of a control frame including information transmitted from the DRNC to the SRNC of FIG.
[Explanation of symbols]
405: First encoder
405: Second encoder
430 ... Diffuser
435 ... Spreading code generator
440, 640 ... Scrambler
445, 645 ... Scrambling code generator
450 ... First TFCI bit generator
455 ... Second TFCI bit generator
460 ... Information generator
500 ... Walsh code generator
510,512,514,516,518,520,522,524,526,528 ... multiplier
540 ... Exclusive adder
550, 770 ... Controller
560 ... perforator
600, 605 ... Decoder
610, 620 ... Demultiplexer
630 ... despreader
635... Spread code generator
700 ... 0 inserter
701-715 ... multiplier
720-735 ... inverse Hadamard transformer
740 ... Correlation level comparator
751-765 ... Switch
Claims (37)
前記第1チャネルの情報量による第1TFCIビットを生成する第1TFCIビット発生器と、
前記第2チャネルの情報量による第2TFCIビットを生成する第2TFCIビット発生器と、
前記第1TFCIビットと第2TFCIビットをリードミュラー符号を用いて符号化し、前記符号化された第1TFCIビットの数と前記符号化された第2TFCIビットの数とが前記第1TFCIビットの数と前記第2TFCIビットの数との比率により可変される符号器と
からなることを特徴とする装置。A mobile terminal, wherein via the first channel and a second channel to the mobile terminal transmits information bits, the first to third channel set for transmitting control data for the first channel and the second channel In a TFCI bit transmission apparatus in a code division multiple access mobile communication system including a channel and a base station that encodes and transmits TFCI bits respectively corresponding to information bits of the second channel,
A first TFCI bit generator for generating a first TFCI bit according to the information amount of the first channel;
A second TFCI bit generator for generating a second TFCI bit according to the information amount of the second channel;
Said first 1TFCI bit and the 2TFCI bit encoded using a Reed-Muller code, the a number of the 2TFCI bits number and the encoding of the 1TFCI bits the encoded with the number of the first 1TFCI bit first apparatus characterized by comprising a variable is Ru sign-device according to the ratio between the number of 2TFCI bits.
前記情報量の比によって可変される前記TFCIビットを生成するTFCIビット発生器と、
前記情報量の比によって符号語の長さを設定する符号長さ情報を発生する符号長さ情報発生器と、
第1乃至第5基底ウォルシュ符号語をそれぞれ発生するウォルシュ符号発生器と、
all 1シーケンスを発生するシーケンス発生器と、
第1乃至第4基底マスクをそれぞれ発生するマスク発生器と、
前記TFCIビットと前記第1乃至第5基底ウォルシュ符号語、all 1シーケンス及び第1乃至第4基底マスクをそれぞれ掛ける第1乃至第10乗算器と、
前記第1乃至第10乗算器の出力を加算する加算器と、
前記符号長さ情報によって前記加算器で出力される符号語を穿孔する穿孔器と
からなることを特徴とする装置。A mobile terminal, wherein via the first channel and a second channel to the mobile terminal transmits information bits, the first to third channel set for transmitting control data for the first channel and the second channel In an apparatus for encoding TFCI bits in a code division multiple access mobile communication system including a channel and a base station that encodes and transmits TFCI bits respectively corresponding to information bits of the second channel,
A TFCI bit generator for generating the TFCI bits that are varied according to the information amount ratio;
A code length information generator for generating code length information for setting a length of a code word according to a ratio of the information amount;
A Walsh code generator for generating first to fifth basis Walsh codewords,
all a sequence generator that generates one sequence;
Mask generators for generating first to fourth base masks, respectively;
First to tenth multipliers for multiplying the TFCI bits by the first to fifth base Walsh codewords, all 1 sequences, and first to fourth base masks, respectively.
An adder for adding the outputs of the first to tenth multipliers;
An apparatus comprising: a punch for punching a code word output from the adder according to the code length information.
リードミュラー符号を用いて前記第1チャネルの伝送形式組合を示す第1TFCIビットを符号化する第1符号化器と、
リードミュラー符号を用いて前記第2チャネルの伝送形式組合を示す第2TFCIビットを符号化する第2符号化器と、
前記第1符号化器と前記第2符号化器の出力を多重化して前記符号化されたTFCIビットを前記第1チャネル及び第2チャネルのための制御データを伝送するために設定される第3チャネルを通じて伝送する多重化器と
からなることを特徴とする装置。In an apparatus for encoding and transmitting a corresponding TFCI bit according to a ratio of information amounts of a first channel and a second channel in a code division multiple access mobile communication system,
A first encoder that turn into codes first 1TFCI bit indicating TFCI of the first channel using the Reed-Muller code,
A second encoder that turn into codes first 2TFCI bit indicating TFCI of the second channel using a Reed-Muller code,
The set of TFCI bits the encoded multiplexed output of the second encoder to the first encoder for transmitting control data for the first channel and the second channel An apparatus comprising: a multiplexer for transmitting through three channels.
0から31番目までの全体32個の符号化された第2シンボル中の1、7、13、15、20、25、30及び31番目の符号化されたシンボル、または0から31番目までのビットの全体32ビット中の基底シーケンスであることを特徴とする請求項9に記載の装置。The first perforation position of the Reed Muller code is 3 , 7, 8 , 9, 10, 11 , 12, 13 , 14, 15, 16 in the 32 encoded first symbols from 0 to 31st. 17, 18, 19, 20, 21 , 22, 23 , 24, 25, 26, 27, 28, 29, 30, and 31 th encoded symbol or 0 to 31 th bit in total 32 bits When the number of the first TFCI bits is 2 and the number of the second TFCI bits is 8, the second puncturing position of the Reed-Muller code is a total of 32 encodings from 0 to 31. Dearuko 1,7,13,15,20,25,30 and 31-th basis sequence of the entire 32-bit in bit coded symbols or the 0, to 31 th second of symbols The apparatus of claim 9, wherein.
第1TFCIシンボルと第2TFCIシンボル内の受信されたTFCIシンボルを逆多重化する逆多重化器と、
予め設定された第1及び第2穿孔位置それぞれに該当する前記第1TFCIシンボルと前記第2TFCIシンボル内に0を挿入し、逆高速アダマール変換を利用して前記0が挿入された第1及び第2TFCIシンボルを復号化する復号器と
からなり、第1TFCIビットの数および第2TFCIビットの数は、第1チャネルの第2チャネルに対する情報ビットの比率により可変されることを特徴とする装置。Transmitting information bits to the mobile terminal through the first channel and the second channel, and the TFCI bits for the first channel and the TFCI bits for the second channel to corresponding first and second TFCI symbols, respectively. A code division multiple access mobile communication comprising: a base station that encodes and transmits the first and second TFCI symbols through a third channel configured to transmit control data for the first and second channels In the TFCI receiver in the system,
A demultiplexer for demultiplexing the received TFCI symbols in the first TFCI symbol and the second TFCI symbol;
First and second TFCIs in which 0 is inserted into the first TFCI symbol and the second TFCI symbol respectively corresponding to the first and second puncturing positions set in advance, and the 0 is inserted using inverse fast Hadamard transform Ri Tona a decoder for decoding the symbols, the number and the number of the 2TFCI bit of the 1TFCI bits and wherein the Rukoto is varied by the ratio of information bits to the second channel of the first channel.
符号化された第1シンボルの生成のための前記第1チャネルの伝送形式組合を示す第1TFCIビットと、符号化された第2シンボルの生成のための前記第2チャネルの伝送形式組合を示す第2TFCIビットをリードミュラー符号を用いて符号化する過程と、
前記符号化された第1TFCIビットと前記符号化された第2TFCIビットを多重化する過程と、
前記第3チャネルを通じて前記多重化された符号化TFCIビットを伝送する過程と
からなり、第1TFCIビットの数および第2TFCIビットの数は、第1チャネルの第2チャネルに対する情報ビットの比率により可変されることを特徴とする方法。A mobile terminal, the information bits through the first and second channels transmitted to the mobile terminal, is encoded through a third channel set for transmitting control data for the first channel and the second channel In a TFCI transmission method in a code division multiple access mobile communication system, comprising: a base station transmitting first and second TFCI bits;
The shown and the 1TFCI bits indicating the TFCI of the first channel for generating the first encoded symbols, the TFCI of the second channel for the generation of the second symbols encoded Encoding 2TFCI bits using a Reed-Muller code ;
Multiplexing the encoded first TFCI bits and the encoded second TFCI bits;
The third Ri Tona and transmitting the multiplexed coded TFCI bits through the channel, the number and the number of the 2TFCI bit of the 1TFCI bit varied by the ratio of information bits to the second channel of the first channel It is wherein the Rukoto.
前記符号化された第1TFCIビットと前記符号化された第2TFCIビット内の符号化されたTFCIビットを受信して逆多重化する過程と、
予め決定された第1及び第2穿孔位置それぞれに前記符号化された第1TFCIビットと前記符号化された第2TFCIビットに0を挿入する過程と、
前記0が挿入された第1及び第2TFCIビットを復号する過程と、からなり、
第1TFCIビットの数および第2TFCIビットの数は、第1チャネルの第2チャネルに対する情報ビットの比率により可変されることを特徴とする方法。A mobile terminal, the information bits through the first and second channels transmitted to the mobile terminal, is encoded through a third channel set for transmitting control data for the first channel and the second channel In a TFCI reception method in a code division multiple access mobile communication system, including a base station transmitting first and second TFCI bits,
Receiving and demultiplexing the encoded TFCI bits in the encoded first TFCI bits and the encoded second TFCI bits;
Inserting 0s into the encoded first TFCI bits and the encoded second TFCI bits at each of predetermined first and second puncturing positions;
A step of decoding the first and second 2TFCI bit the 0 is inserted, Ri Tona,
The number and the number of the 2TFCI bit of the 1TFCI bits wherein the Rukoto is varied by the ratio of information bits to the second channel of the first channel.
前記第1チャネルのデータ量によるmビットの第1TFCIビットと前記第2チャネルのデータ量によるnビットの第2TFCIビットを生成する過程と、
符号化された第1TFCIシンボルの生成のために第1チャネル及び第2チャンネルのための制御データを伝送するために設定される第3チャネルに前記第1TFCIビットを符号化する過程と、
符号化された第2TFCIシンボルの生成のために第1チャネル及び第2チャンネルのための制御データを伝送するために設定される第3チャネルに前記第2TFCIビットを符号化する過程と、
前記第1符号及び第2符号過程で生成されたTFCIシンボルが均一に分布されるように多重化する過程と
からなることを特徴とする方法。In a method of encoding and transmitting a corresponding TFCI bit according to a ratio of information bits of a first channel to a second channel of a code division multiple access mobile communication system,
Generating m-th first TFCI bits according to the data amount of the first channel and n-th second TFCI bits according to the data amount of the second channel;
Encoding the first TFCI bits into a third channel configured to transmit control data for the first channel and the second channel to generate an encoded first TFCI symbol;
Encoding the second TFCI bits into a third channel configured to transmit control data for the first channel and the second channel to generate a coded second TFCI symbol;
And multiplexing the TFCI symbols generated in the first code and the second code so that the TFCI symbols are uniformly distributed.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20000059359 | 2000-10-09 | ||
KR20000059863 | 2000-10-11 | ||
PCT/KR2001/001693 WO2002032016A1 (en) | 2000-10-09 | 2001-10-09 | Apparatus and method for coding/decoding tfci bits in an asynchronous cdma communicaiton system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004511952A JP2004511952A (en) | 2004-04-15 |
JP3683252B2 true JP3683252B2 (en) | 2005-08-17 |
Family
ID=26638454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002535294A Expired - Fee Related JP3683252B2 (en) | 2000-10-09 | 2001-10-09 | Apparatus and method for encoding transmission frame information bits in divided mode |
Country Status (8)
Country | Link |
---|---|
US (1) | US7088700B2 (en) |
EP (1) | EP1195934A3 (en) |
JP (1) | JP3683252B2 (en) |
KR (1) | KR100434470B1 (en) |
CN (1) | CN100420167C (en) |
AU (1) | AU767790B2 (en) |
CA (1) | CA2393689C (en) |
WO (1) | WO2002032016A1 (en) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421164B1 (en) * | 2000-06-12 | 2004-03-04 | 삼성전자주식회사 | Apparatus and method for encoding and decoding tfci in a mobile communication system |
US6636167B1 (en) * | 2000-10-31 | 2003-10-21 | Intel Corporation | Method of generating Huffman code length information |
CA2405935C (en) * | 2001-02-15 | 2007-08-21 | Jae-Yoel Kim | Apparatus and method for coding/decoding channels in a mobile communication system |
DE10208410B4 (en) | 2001-02-27 | 2006-05-24 | Samsung Electronics Co., Ltd., Suwon | Apparatus and method for encoding / decoding TFCI bits in an asynchronous CDMA communication system |
GB2387751B (en) * | 2001-02-27 | 2004-09-01 | Samsung Electronics Co Ltd | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system |
KR100724847B1 (en) * | 2001-05-09 | 2007-06-04 | 삼성전자주식회사 | Apparatus and method for codding decodding in cdma wireless communication system |
GB2386808B (en) | 2001-06-28 | 2004-07-07 | Samsung Electronics Co Ltd | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system |
GB2380105B (en) * | 2001-07-09 | 2003-12-10 | Samsung Electronics Co Ltd | Apparatus and method for symbol mapping tfci bits for a hard split mode in a cdma mobile communication system |
GB2379839B (en) * | 2001-09-12 | 2004-07-21 | Ubinetics Ltd | Apparatus and methods for block encoding data |
CN2696245Y (en) * | 2002-04-05 | 2005-04-27 | 交互数字技术公司 | Controller for servicing HS-DSCH packet accessing primary change |
CN1494332A (en) * | 2002-11-01 | 2004-05-05 | 北京三星通信技术研究有限公司 | Channel compiling code method used for digital communication system and its device |
ATE556501T1 (en) * | 2002-11-07 | 2012-05-15 | 2011 Intellectual Property Asset Trust | TRANSPORT FORMAT DATA TRANSMISSION |
KR100605813B1 (en) * | 2003-02-28 | 2006-08-01 | 삼성전자주식회사 | Apparatus and method for transmitting header information in a ultra wide band communication system |
KR100548346B1 (en) * | 2003-05-13 | 2006-02-02 | 엘지전자 주식회사 | Tfci transmission method in mobile communication system |
US7474643B2 (en) | 2003-10-02 | 2009-01-06 | Qualcomm Incorporated | Systems and methods for communicating control data using multiple slot formats |
UA83256C2 (en) * | 2003-10-02 | 2008-06-25 | Квелкомм Инкорпорэйтед | Systems and methods for communication control data for multiple data channels using a single control channel (variants) |
US7283492B2 (en) * | 2003-10-02 | 2007-10-16 | Qualcomm Incorporated | Systems and methods for multiplexing control information onto a physical data channel |
CA2541630C (en) | 2003-10-06 | 2013-03-05 | Nokia Corporation | A method and a device for reconfiguration in a wireless system |
KR100651343B1 (en) * | 2004-09-15 | 2006-11-29 | 삼성전자주식회사 | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
KR101125532B1 (en) | 2004-11-25 | 2012-03-26 | 에스티 에릭슨 에스에이 | Tfci decoding apparatus and method |
US8233452B2 (en) * | 2007-09-18 | 2012-07-31 | Qualcomm Incorporated | Signaling transmission on shared and dedicated channels in a wireless communication system |
WO2009082146A2 (en) | 2007-12-24 | 2009-07-02 | Lg Electronics Inc. | Channel coding method of variable length information using block code |
HUE038989T2 (en) | 2007-12-24 | 2018-12-28 | Lg Electronics Inc | Channel coding using a (32,11) block code and a (20,O) block code with variable length O |
KR100970645B1 (en) | 2007-12-24 | 2010-07-15 | 엘지전자 주식회사 | Channel Coding Method of Variable Length Information Using Block Code |
KR100983282B1 (en) * | 2007-12-24 | 2010-09-24 | 엘지전자 주식회사 | Channel Coding Method of Variable Length Information Using Block Code |
US8375278B2 (en) | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516352B2 (en) | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516351B2 (en) | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US9397699B2 (en) | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
WO2016014853A1 (en) * | 2014-07-23 | 2016-01-28 | Massachusetts Institute Of Technology | Asynchronous digital communication |
CN105376009A (en) * | 2014-08-27 | 2016-03-02 | 华为技术有限公司 | Uplink data transmission method and device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370669B1 (en) * | 1998-01-23 | 2002-04-09 | Hughes Electronics Corporation | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
JP2000004215A (en) * | 1998-06-16 | 2000-01-07 | Matsushita Electric Ind Co Ltd | Transmission/reception system |
US6247158B1 (en) * | 1998-11-30 | 2001-06-12 | Itt Manufacturing Enterprises, Inc. | Digital broadcasting system and method |
KR100595147B1 (en) * | 1998-12-09 | 2006-08-30 | 엘지전자 주식회사 | Method and device for transmitting and frceiving transport channel multiplexing information |
KR100678263B1 (en) * | 1999-02-10 | 2007-02-01 | 삼성전자주식회사 | Apparatus and method for controlling transmission diversity in mobile communication system |
CA2268853C (en) * | 1999-04-13 | 2011-08-02 | Wen Tong | Rate matching and channel interleaving for a communications system |
CN1531234B (en) * | 1999-07-06 | 2010-09-29 | 三星电子株式会社 | Coder and coding method for communication system |
DE19946721A1 (en) * | 1999-09-29 | 2001-05-03 | Siemens Ag | Method and device for channel coding in a communication system |
KR100407942B1 (en) * | 1999-11-19 | 2003-12-01 | 엘지전자 주식회사 | method for improving transmission performance of Transport Format Combination Indicato in a mobile communication system |
-
2001
- 2001-10-09 CA CA002393689A patent/CA2393689C/en not_active Expired - Fee Related
- 2001-10-09 CN CNB018030580A patent/CN100420167C/en not_active Expired - Fee Related
- 2001-10-09 US US09/974,656 patent/US7088700B2/en active Active
- 2001-10-09 JP JP2002535294A patent/JP3683252B2/en not_active Expired - Fee Related
- 2001-10-09 AU AU96049/01A patent/AU767790B2/en not_active Ceased
- 2001-10-09 EP EP20010124047 patent/EP1195934A3/en not_active Withdrawn
- 2001-10-09 WO PCT/KR2001/001693 patent/WO2002032016A1/en active IP Right Grant
- 2001-10-09 KR KR10-2001-0063159A patent/KR100434470B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20020028860A (en) | 2002-04-17 |
KR100434470B1 (en) | 2004-06-05 |
WO2002032016A1 (en) | 2002-04-18 |
AU767790B2 (en) | 2003-11-27 |
CA2393689A1 (en) | 2002-04-18 |
US7088700B2 (en) | 2006-08-08 |
AU9604901A (en) | 2002-04-22 |
EP1195934A2 (en) | 2002-04-10 |
US20020075811A1 (en) | 2002-06-20 |
EP1195934A3 (en) | 2006-05-24 |
JP2004511952A (en) | 2004-04-15 |
CN1393071A (en) | 2003-01-22 |
CN100420167C (en) | 2008-09-17 |
CA2393689C (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3683252B2 (en) | Apparatus and method for encoding transmission frame information bits in divided mode | |
EP1237292B1 (en) | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system | |
US7995552B2 (en) | Apparatus and method for transmitting TFCI bits for a hard split mode in a CDMA mobile communication system | |
KR100396503B1 (en) | Apparatus and method for transmitting tfci bits in cdma communication system | |
JP3730195B2 (en) | Symbol mapping apparatus and method of transmission format combination indication bit for hard division mode in code division mobile communication system | |
RU2235433C2 (en) | Device and method for coding/decoding transport-format combination pointer (tfcp) bits in asynchronous cdma communication system | |
GB2387751A (en) | Coding/decoding TFCI bits in an Asynchronous CDMA Communication System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040825 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |