Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 20.01.1975 73775 KI. 21ai,36/18 MKP H03k 19/30 Twórcawynalazku: Bogdan Wilamowski Uprawniony z patentu tymczasowego: Politechnika Gdanska, Gdansk (Polska) Element realizujacy sume logiczna i Przedmiotem wynalazku jest element realizuja¬ cy sume logiczna, który moze byc wykorzystany do budowy neurystorowych sieci logicznych stosowa¬ nych w maszynach cyfrowych oraz przy budowaniu i dekodowaniu informacji w systemach impulso¬ wej modulacji kodowej.Jednym ze znanych dotychczas elementów rea¬ lizujacych sume logiczna jest uklad progowy, którego wejscie jest dolaczone poprzez rezystory do wejsc elementu, a wyjscie jest wyjsciem ele¬ mentu. Wysokosc progu i wartosc rezystorów jest tak dobrana, ze próg jest przekroczony jezeli choc jedno z wejsc jest pobudzone.Wada tego elementu jest mala szybkosc dzia¬ lania spowodowana czasem przelaczania elementu progowego i stalymi czasowymi zwiazanymi z re¬ zystorami i pojemnosciami wejsciowymi elementu.Szybkosc dzialania ukladów logicznych jest szcze¬ gólnie waznym parametrem przy budowie maszyn cyfrowych i kodowym przesylaniu informacji.Celem wynalazku jest opracowanie elementu realizujacego sume logiczna, charakteryzujacego sie duza szybkoscia dzialania.Cel ten zostal osiagniety dzieki dolaczeniu do linii neurystorowej stanowiacej wyjscie elementu, dwóch lub wiecej odcinków linii tlumiacych, któ¬ rych drugie konce polaczone sa przez linie neury- storowe z wejsciami elementu. Dlugosc odcinków linii tlumiacych jest tak dobrana, ze impulsy po przejsciu jednego odcinka linii tlumiacej maja 15 20 25 30 wartosc powyzej progu, a po przejsciu dwóch od¬ cinków linii tlumiacych maja wartosc ponizej progu.Korzysci wynikajace z zastosowania wynalazku polegaja na mozliwosci uzyskania sieci logicznych o bardzo duzej szybkosci dzialania.Przedmiot wynalazku jest pokazany w przykla¬ dzie wykonania na rysunku, na którym fig. 1 przedstawia linie neurystorowa, fig. 2 linie tlu¬ miaca, a fig. 3 element realizujacy sume logicz¬ na.Linie neurystorowa (fig. 1) stanowi sztuczna linia opózniajaca z diodami tunelowymi wlaczonymi równolegle do pojemnosci. Linia neurystocrowa po¬ siada ustalony próg, powyzej którego impulsy sa transmitowane, a ponizej tlumione. Impulsy te sa ksztaltowane w trakcie transmisji i przenoszone w linii neurystorowej ze stala predkoscia.W przypadku zderzenia sie w linii impulsów wyslanych z przeciwnych kierunków nastepuje ich anihilacja.Linie tlumiaca (fig. 2 W stanowi sztuczna linia opózniajaca z rezystorami wlaczonymi równolegle do pojemnosci. Linia ta tlumi impulsy w trakcie ich transmisji.Przedstawiony na fig. 3 element realizujacy su¬ me logiczna zbudowany jest z linii neurystoro¬ wych 1 i odcinków linii tlumiacych 2. Do konca linii neurystorowej 1 polaczonej z wyjsciem elemen¬ tu dolaczone sa dwa lub wiecej odcinków linii 73 77573 775 tlumiacych 2. Pozostale konce odcinków linii tlu¬ miacych 2 dolaczone sa przez linie neurystorowe 1 do wejsc elementu. Dlugosc odcinków linii tlumia¬ cych 2 jest tak dobrana, ze impulsy po przejsciu jednego odcinka linii tlumiacej 2 maja wartosc powyzej progu, a po przejsciu dwóch odcinków linii tlumiacych 2 maja wartosc ponizej progu.Na wyjsciu elementu pojawi sie impuls jezeli pobudzone zostanie jedno z jego wejsc. Kazdy im¬ puls wejsciowy po przejsciu odcinka linii tlumia¬ cej 2 bedzie posiadal amplitude wyzsza od progu linii neurystorowej 1, zas po przejsciu dwóch od¬ cinków linii tlumiacych 2 amplituda tego impulsu bedzie nizsza od progu. W zwiazku z tym nie be¬ dzie transmisji impulsów pomiedzy poszczególny¬ mi wejsciami elementu. 10 15 PL PL