PL73776B2 - - Google Patents

Download PDF

Info

Publication number
PL73776B2
PL73776B2 PL14987471A PL14987471A PL73776B2 PL 73776 B2 PL73776 B2 PL 73776B2 PL 14987471 A PL14987471 A PL 14987471A PL 14987471 A PL14987471 A PL 14987471A PL 73776 B2 PL73776 B2 PL 73776B2
Authority
PL
Poland
Prior art keywords
lines
line
sections
output
inputs
Prior art date
Application number
PL14987471A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to PL14987471A priority Critical patent/PL73776B2/pl
Publication of PL73776B2 publication Critical patent/PL73776B2/pl

Links

Landscapes

  • Logic Circuits (AREA)

Description

Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 20.01.1975 73776 KI. 21ai,36/18 MKP H03k 19/22 SIBLIOTEKA WRA liwoji ii«a» fr»•¦•*.Twórca wynalazku: Bogdan Wilamowski Uprawniony z patentu tymczasowego: Politechnika Gdanska, Gdansk (Polska) Element realizujacy iloczyn logiczny i Przedmiotem wynalazku jest element realizujacy iloczyn logiczny, kttóry moze byc wykorzystany do budowy neurystorowych sieci logicznych sto¬ sowanych w maszynach cyfrowych oraz przy ko¬ dowaniu i dekodowaniu informacji w systemach 5 impulsowej modulacji kodowej.Znany dotychczas element realizujacy iloczyn logiczny zawiera uklad progowy, któreigo wejscie jest dolaczone do wejsc elementu poprzez rezy¬ story, zas jego wyjscie stanowi wyjscie elementu. 10 Wysokosc progu ustala sie tak, ze sygnal na wyj¬ sciu ukladu progowego otrzymuje sie po jedno¬ czesnym pobudzeniu wszystkich wejsc.Wada opisanego elementu jest mala szybkosc dzialania spowodowana zastosowaniem rezystorów. i5 Szybkosc dzialania ukladów logicznych jest szcze¬ gólnie waznym parametrem przy budowie maszyn cyfrowych i kodowym przesylaniu informacji.Celem wynalazku jest opracowanie elementu realizujacego iloczyn logiczny, charakteryzujacego 2o sie duza szybkoscia dzialania.Cel ten zostal osiagniety dzieki dolaczeniu do linii neuryistorowej, stanowiacej wyjscie elementu, dwóch lub wiecej odcinków linii tlumiacych, któ¬ rych drugie konce polaczone sa przez linie neu- 25 rystorowe z wejsciami elementu. Dlugosc odcin¬ ków linii tlumiacych jest tak dobrana, ze tylko suma impulsów ze wszystkich wejsc przekracza próg w linii neurystorowej polaczonej z wyjsciem elementu, 30 Zaleta elementów wedlug wynalazku jest mo¬ zliwosc budowania sieci logicznych o bardzo duzej szybkosci dzialania.Przedmiot wynalazku jest pokazany w przykla¬ dzie wykonania na rysunku, na którym fig. 1 przedstawia lin&j neurystorówa, fig. 2 — linie tlu¬ miaca, a fig. 3 — element realizujacy iloczyn lo¬ giczny.Linie neurystorówa (fig. 1) stanowi sztuczna li¬ nia opózniajaca z diodami tunelowymi wlaczony¬ mi równolegle do pojemnosci. Linia neurystorówa posiada ustalony próg, powyzej którego impulsy sa transmitowane, a ponizej tlumione. Impulsy te sa ksztaltowane w trakcie transmisji i przenoszone w linii neurystorowej ze stala predkoscia. W przy¬ padku zderzenia sie w linii impulsów wyslanych z przeciwnych kiertunków nastfpuje ich anihilacja.Linie tlumiaca (fig. 2) stanowi sztuczna linia opózniajaca z rezystorami wlaczonymi równolegle do pojemnosci. Linia ta tlumi impulsy w trakcie ich transmisji.Przedstawiony na fig. 3 element realizujacy ilo- czyn logiczny zbudowany jest z linii neurystoro¬ wych 1 i odcinków linii tlumiacych 2. Do konca linii neurystorowej 1 polaczonej z wyjsciem ele¬ mentu dolaczone sa dwa lub wiecej odcinków li¬ nii tlumiacych 2.Pozostale konce odcinków linii tlumiacych 2 dolaczone sa przez Unie neurystorowe 1 do wejsc elementu. Dlugosc odcinków linii tlumiacych 2 73 77673 776 jest tak dobrana, ze tylko suma impulsów ze wszy¬ stkich wejsc przekracza próg w linii neurystoro- wej 1 dolaczonej do wyjscia elementu. PL PL

Claims (1)

1. Zastrzezenie patentowe Element realizujacy iloczyn logiczny, zawiera¬ jacy linie neurystorowe i odcinki linii tlumiacych, znamienny tym, ze do linii neurystorowej (1), pola- 4 1 czonej z wyjsciem elementu, dolaczone sa dwa lub wiecej odcinków linii tlumiacych (2), których po¬ zostale konce polaczone sa przez oddzielne linie neurystorowe (1) z wejsciami elementu, przy czym dlugosc odcinków linii tlumiacych (Z) jest tak do¬ brana, ze tylko suma impulsów ze wszystkich wejsc przekracza próg w linii neurystorowej (1 dolaczonej do wyjscia elementu. fi9i —^mn-f—r-rnn- ft wm PZG. w Pab., zam. 1502-74, nakl. 120+20 egz. Cena 10 zl PL PL
PL14987471A 1971-08-05 1971-08-05 PL73776B2 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL14987471A PL73776B2 (pl) 1971-08-05 1971-08-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL14987471A PL73776B2 (pl) 1971-08-05 1971-08-05

Publications (1)

Publication Number Publication Date
PL73776B2 true PL73776B2 (pl) 1974-10-31

Family

ID=19955277

Family Applications (1)

Application Number Title Priority Date Filing Date
PL14987471A PL73776B2 (pl) 1971-08-05 1971-08-05

Country Status (1)

Country Link
PL (1) PL73776B2 (pl)

Similar Documents

Publication Publication Date Title
US3405235A (en) Systems for transmitting code pulses having low cumulative displarity
US3947807A (en) Vehicle location systems
PL73776B2 (pl)
GB1195459A (en) Data-Collection System
US3618033A (en) Transistor shift register using bidirectional gates connected between register stages
PL73775B2 (pl)
SU688989A1 (ru) Коммутирующее устройство
SU843213A1 (ru) Селектор импульсов
SU456359A1 (ru) Селектор импульсов по длительности
SU853808A1 (ru) Устройство дл фиксации импульсногоСигНАлА пРи пРиЕМЕ диСКРЕТНОй ТЕлЕ-МЕХАНичЕСКОй иНфОРМАции
PL73777B2 (pl)
NL143764B (nl) Informatietransmissiestelsel voor binaire gecodeerde pulsen.
SU428558A1 (ru) Последовательно-параллельный двоичный счетчик
US3086127A (en) Pulse responsive register insensitive to pulse width variations employing logic circuit means
RU2100901C1 (ru) Таймер
SU428385A1 (pl)
SU1045242A1 (ru) Устройство дл приема информации
SU657610A1 (ru) Измерительный преобразователь частоты импульсов в код
SU1075417A1 (ru) Двоично-троичный счетный триггер
SU918129A1 (ru) Устройство дл управлени тиристорным импульсным преобразователем электроподвижного состава
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU557485A1 (ru) Устройство дл передачи информации с адаптивной дискретизацией
SU410555A1 (pl)
SU871341A2 (ru) Счетное устройство
SU819970A1 (ru) Многовходовый счетчик импульсов