Pierwszenstwo: Zgloszenie ogloszono: 30.05.1973 Opis patentowy opublikowano: 20.01.1975 73777 KI. 21ai,36/18 MKP H03k 19/08 Twórca wynalazku: Bogdan Wilamowski Uprawniony z patentu tymczasowego: Politechnika Gdanska, Gdansk . ' - ' (Polska) Element logiczny realizujacy negacje Przedmiotem wynalazku jestr element logiczny realizujacy negacje, który moze byc wykorzystany do budowy neurystorowych sieci logicznych sto¬ sowanych w maszynach cyfrowych oraz przy ko¬ dowaniu i dekodowaniu informacji w systemach impulsowej modulacji kodowej.Jednym ze znanych dotychczas i najprostszych elementów realizujacych negacje jest tranzystor, którego baza stanowi wejscie a kolektor wyjscie elementu.Wada tego elementu jest mala szybkosc dziala¬ nia, ograniczona czasem przelaczania tranzystora.Szybkosc dzialania elementów logicznych jest szczególnie waznymi parametrem przy budowie maszyn cyfrowych i kodowym przesylaniu infor¬ macji.Celem wynalazku jest opracowanie elementu lo¬ gicznego realizujacego negacje, który charaktery¬ zuje sie duza szybkoscia dzialania.Cel ten zostal osiagniety przez dolaczenie linii neurystorowej jednym koncem do zegara a drugim przez dwa odcinki linii tlumiacych do dwóch in¬ nych linii neurystorowych, których pozostale kon¬ ce stanowia odpowiednio wejscie i wyjscie ele¬ mentu. Jedna z linii neurystorowych dolaczona do jednego odcinka tlumiacego ma w miejscu pola¬ czenia wyzszy próg.Zaleta wynalazku jest zwiekszenie szybkosci dzialania ukladu przez zastosowanie diod tunelo¬ wych i struktury zlozonej ukladu, w której za- 15 20 25 30 równo pojemnosci jak i indukcyjnosci pasozytnicze wykorzystuje sie do poprawienia wlasnosci ele¬ mentu.Przedmiot wynalazku jest uwidoczniony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia linie neurystorowa, fig. 2 — linie tlu¬ miaca a fig. 3 — element logiczny realizujacy negacje.Linie neurystorowa (fig. 1) stanowi sztuczna linia opózniajaca z diodami tunelowymi wlaczonymi równolegle do pojemnosci. Lini^. neurystorowa po¬ siada ustalony próg, powyzej którego impulsy sa transmitowane, a ponizej tlumione. Impulsy te sa ksztaltowane w trakcie transmisji i przenoszone z linii neurystorowej ze stala .predkoscia. W przy¬ padku zderzenia sie w linii impulsów wyslanych z przeciwnych kierunków nastepuje ich anihilacja.Linie tlumiaca (fig. 2) stanowi sztuczna linia opóz¬ niajaca z rezystorami wlaczonymi równolegle do pojemnosci. Linia ta tlumi impulsy w trakcie ich transmisji.Przedstawiony na fig. 3 element logiczny rea¬ lizujacy negacje zbudowany jest z linii neurysto¬ kowych 1 i odcinków linii tlumiacych 2. Jeden ko¬ niec linii neurystorowej 1 dolaczony jest do dwóch odcinków linii tlumiacych 2, polaczonych z koncami dwóch innych linii neurystorowych 1, których pozostale konce stanowia odpowiednio wejscie i wyjscie elementu.Drugi koniec linii neurystorowej 1 polaczonej z 73 77773 777 dwoma odcinkami linii tlumiacych 2 jest dolaczo¬ ny do zegara.Jedna z linii neurystorowych 1 dolaczona do jednego odcinka linii tlumiacej 2 ma w miejscu polaczenia podwyzszony próg. Jezeli na wejsciu elementu nie ma impulsów wówczas impulsy ze¬ garowe po przejsciu przez dwie linie neurystorowe 1 i jeden odcinek linii tlumiacej 2 przedostaja sie na wyjscie elementu. Natomiast impulsy doprowa¬ dzone do wejscia elementu po przejsciu przez li¬ nie neurystorowa 1 i jeden -odcinek linii tlumiacej 2 sa przenoszone w lanie neurystorowa 1 pola¬ czona z zegarem i powoduja zanik impulsów zega¬ rowych na wyjsciu elementu. Aby zapobiec prze¬ dostawaniu isie impulsów zegarowych na wejscie elementu linia neurystorowa 1 dolaczona do wej¬ scia ma w punkcie polaczenia z odcinkami linii tlumiacej 2 podwyzszony próg. PL PL