SU1200427A1 - Устройство цифрового декодировани информации - Google Patents

Abstract

УСТРОЙСТВО ЦИФРОВОГО ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ, содержащее . семь D-триггеров, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ШТИ-НЕ, причем D-Бходы первого и второго D-триггеров объединены, D-вход третьего D-триггера подключен к первому входу устройства, С-входы первого и четвертого D-триггеров объединены и подключены к второму входу устройства , С-входы второго и третьего D-триггеров подключены соответственно к третьему и четвертому входам устройства, пр мой выход первого D-триггера соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к D-входу п того D-триггера, пр мой выход второго. D-триггёра соединен с вторым входом первого и первым входом второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, пр мой выход третьего D-триггера соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсный выход четвертого D-триггера подключен к первому входу элемента ИПИ-НЕ, отличающеес  тем, что, с целью повьпиени  помехоустойчивохгти за счет сужени  полосы энергетического спектра сигнала, в него введены восьмой D--тpиггep, третий элемент ИСКЛОЧАЮЩЕЕ ИЛИ, три элемента ИЛИ и элемент И, выход которого соединен с S-входом шестого D-триггера, а входы соединены с выходом элемента Ш1И-НЕ и инверсными выходами п того и седьмого D-триггеров, D-вход гаестого D-триггера подключен к дополнительному выходу элемента ШШ-НЕ, второй вход которого соединен с пр мым вькодом восьмого D-триггера, D-вход которого подключен к выходу первого элеS мента ИЛИ, первый и второй входы СП которого соединены с выходами соответственно первого и третьего элементов ИСКЛЮЧАКНЦЕЕ ИЛИ, входы третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к пр мьм выходам соответственно первого и третьего D-триггеров , D-входы которых объединены, R-вход восьмого)-триггера -объединен с первым входом второго элемента ИЛИ и С-входом четвертого D-триггера , R-вход которого объединен с С-входами п того и восьмого D-триггеров и вторым входом второго элемента ИЛИ и подключен к п тому входу устройства, выход второго элемента ИЛИ соединен с С-входами шестого и седьмого D-триггеров, пр мой выход шестого .D-триггера подключен к D-входу седьмого D-триггера и первому входу третьего элемента ИЛИ, второй вход которого соединен с инверсным выходом п того D-триггера, а выход  вл етс  выходом устройства.

Description

Изобретение относитс  к автомат ке и может быть использовано в сиетемах цифровой св зи. Цель изобретени  - повышение пом хоустойчивости за счет сужени  пол сы энергетического спектра сигнала На фиг. 1 приведена функциональна  схема предлагаемого устройства на фиг. 2 - пример преобразовани  числа из кода NRZ- (без возврата кГнулю в код IB3B; на фиг. 3 и 4 принцип формировани  кода 1ВЗВ; на фиг, 5 т временные диаграммы, иллкхстрирующие работу устройства. Устройство цифрового декодировани  информации содержит носемь D-триггеров 1-8, три элемента ИСКЛЮ ЧАЮЩЕЕ ИЛИ 9-П, три элемента ИЛИ 12-14, элемент 1ШИ-НЕ 15 и элемент И 16. D-входы первого, второго и третьего D-триггеров 1-3 объединены и подключены к первому входу устройства, а их пр мые выходы соединены с первыми входами соответствующих элементов ИСКЛЮЧАКМЩЕ ИЛИ 9-11, второй вход каждого из которых объединен с первым входом следующего. Выходы.первого и третьего элементов 9 и 11 подключены к входам первого элемента ИЛИ 12, а выход второго элемента 10 соедине с D-входом четвертого D-триггера 4 инверсный выход которого подключен к первому входу элемента ИЛИ-НЕ 15 Выход первого элемента ШКЛОЧАЩЕЕ ИЛИ 9 подключен также к D-входу п того D-триггера 5, инверсный выход которого соединен с первым входом элемента И 16, выход которого подключен к S-ВХОДУ шестого D-триггеpa 6, пр мой выход которого соединен с D-входом седьмого D-триггера 7, инверсный выход которого подключен к второму входу элемента И 16, третий вход которого соединен с выходом элемента ИЛИ-НЕ 15, дополнительный выход которого подключен к D-входу шестого D-триггера 6. Второ вход элемента J5 соединен с пр мым выходом восьмого О-триггера 8, D-вх которого соединен с выходом первого элемента ИЛИ 12, а R-вход объедине с С-входами первого и четвертого D-триггеров I и 4 и первьм входом второго элемента ИЛИ 13 и подключен к второму входу устройства. С-входы второго и -третьего D-триггеров 2. и соединены соответственно с третьим и четвертым входами устройства, четвертого -D-TpHrrepa 4, С-входы п того и восьмого D-триггеров 5 и 8 и второй вход второго элемента ИЛИ 13 объединены и подключены к п тому входу устройства. Выход элемента 13 соединен с С-входами шестого и седьмого D-триггеров 6 и 7. Инверсный выход п того и пр мой выход шестого D-триггеров 5 и 6 подключены соответственно к первому и второму входам третьего элемента ИЛИ 14, выход которого  вл етс  выходом устройства. При реализации устройства использован новый цифровой сигнал. Он строитс  по принципу, аналогичному принципу построени  кода Миллера, и заключаетс  в следующем: 1 . Примен етс  -блочный сигнал вида пВтВ (при коде Миллера , , в новом сигнале , ). 2.Блоки из m посыпок, принадлежащие соседним информационным посыл-/ кам, пристыковываютс  таким образом , чтобы образовать сигнал с не менее, чем (т+1) посылок одного уровн . 3.Посылки сигнала 1ВЗВ следуют с. интервалами, кратными двум. Пример записи числа в коде 1ВЗВ приведен на фиг. 2. Дл  по снени  принципа кодировани  изобразим блоки из m посылок эпюрами, причем инверсные блоки будем изображать одной эпюрой (фиг. З) . Обозначение вида 000(l) указьшает, что после блока из трех нулей на границе с соседней информационной посьшкой имеетс  переход от одного уровн  к противоположному. Тогда допустимые переходы между соседними информационными посьтками, отмеченные стрелками и отражающие указанные выше ограничени  при кодировании, графически выгл д т следующим образом (фиг } Чтобы цифровой сигнал был прозрачен дл  передаваемой информации. необходимо от каждого блока иметь два перехода (на фиг. 4 обозначены стрелками), реализующие переходы от информационной посьшки 1 к информационной посылке О и 1, а также от О к О и 1. Использу  переходы, отмеченные сплошными стрелками, получаем сигнал нёпроэрачный дл  передаваемой информации. так как возможен только один переход от блока Ig в первом варианте (фиг. Aq) и от блока 11 во втором варианте (фиг. 4S). Чтобы оригинал стал прозрачным, недостающий переход восполн етс  неиспользованным переходом (участвует пунктирна  стрелка), т,е. при кодировании дл  недостающего ранее перехода используетс  переход IIj,- 3 (дл  первого варианта и переход I- IIi (дл  второго вариантаJ. Получаемый новый цифровой сигнал в коде 1ВЗВ обладае более узким энергетическим спектром чем другие цифровые сигналы той же пол рности и на той же скорости передачи . Устройство цифрового декодировани  информации работает следующим образом. На-первый вход устройства подает информационный цифровой сигнал в коде 1ВЗВ, подлежащий преобразованию (А). На второй вход устройства подаетс  сигнал тактовой частоты (В) ., На третий вход устройства подаетс  сигнал (с) тактовой частоты сдвинутый относительно сигнала (в на 27/3. На четвёртый вход устройства подаетс  сигнал (D) тактовой частоты, сдвинутый относительно сиг нала (В) на Ап/З. На п тый вход уст ройства подаетс  сигнал (Е) тактовой частоты, сдвинутый относительно сигнала (В) на1 . Информационный цифровой сигнал поступает на D-входы первого, второ го и третьего D-триггеров 1-3, на С-входы которых поступают сигналы тактовой частоты, сдвинутые друг от носительно друга на 1/3 периода. После преобразовани  получаютс  сигналы (F), (G), (Н), которые попарно складьгоаютс  на трех элементах ИСКЛЮЧАЮЩЕЕ-ИЛИ 9-11. В результате получаютс  сигналы (I), (J), (К). Сигнал (L), получаемый пу27 тем сложени  сигналов (I) и (К) на первом элементе 1-ШИ 12, поступает на вход восьмого -триггера 8. На его С-вход поступает- тактовый сигнал (F), а на R-Bход -этого D-триггера поступает тактовый сигнал (в. Сигнал (J) с выхода второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 поступает на D-вход четвертого D-триггера 4, а на С-вход и R-вход этого триггера поступают сигналы тактовой частоты соответственно (В) и (Е) На D-вход п того D-триггера 5 поступает сигнал (1) с выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, а на его С-вход - тактовый сигнал (Е). После преобразовани  на выходах восьмого, четвертого и п того D-триггеров 8, 4, 5 получаем сигналы (М), (N), (0) соответственно. Сигнал (Q), поступающий на С-входы шестого и седьмого D-тригГеров 6 и 7, которые осуществл ют сдвиг сигнала (Р), образуетс  путем сложени  на втором элементе,ИЛИ 13 двух тактовых сигналов (В) и (Е). Сигнал (Р) образуетс  на дополнительном пр мом .выходе элемента ИЛИ-НЕ 15 путем сложени  сигналов (М) и (N), поступающих с выходов восьмого и четвертого D-триггеров 8 и 4 соответственно . D-Триггеры 6 и 7 охвачены обратной св зью, образуемой с помощью элемента И 16, на входы которого поступают сигналы: (О) - с выхода п того D-триггера 5, сигнал, обратный сигналу (Р) - с выхода (инверсного) элемента ИЛИ-НЕ 15 и сигнал (S) с инверсного выхода седьмого D-триг гера 7. Полученный на выходе элемента И 16 сигнал (Т) поступает на S-вход шестого D-триггера 6. Выходной сигнал (и) в виде кода NRZ получаетс  путем сложени  на третьем элементе ИЛИ 14 сигнала (R) с выхода . щестого Э-триггера 6 и сигнала (О) с выхода п тогоС -триггера 5.

001

110 100

oil ///

000 000/f/ JlflOj Hi 000

loim

Claims (1)

1. УСТРОЙСТВО ЦИФРОВОГО ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ, содержащее семь D-триггеров, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИЛИ-НЕ, · причем D-входы первого и второго D-триггеров объединены, D-вход третьего D-триггера подключен к первому входу устройства, С-входы первого и четвертого D-триггеров объединены и подключены к второму входу устройства, С-входы второго и третьего D-триггеров подключены соответственно к третьему и четвертому входам устройства, прямой выход первого D-триггера соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к D-входу пятого D-триггера, прямой выход второго. D-триггёра соединен с вторым входом первого и первым входом второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, прямой выход третьего D-триггера соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсный выход четвертого D-триггера подключен к первому входу элемента ИЛИ-НЕ, отличающеес я тем, что, с целью повышения помехо устойчивости за счет сужения поло сы энергетического спектра сигнала, в него введены восьмой D-триггер, третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента ИЛИ и элемент И, выход которого соединен с S-входом шестого D-триггера, а входы соединены с выходом элемента ИЛИ-НЕ и инверсными выходами пятого и седьмого D-триггеров, D-вход шестого D-триггера подключен к дополнительному выходу элемента ИЛИ-НЕ, второй вход которого соединен с прямым выходом восьмого D-триггера, D-вход которого подключен к выходу первого элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входы третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к прямым выходам соответственно первого и третьего D-триггеров, D-входы которых объединены, R-вход восьмогоD -триггера объединен с первым входом второго элемента ИЛИ и С-входом четвертого D-триггера, ft-вход которого объединен с С-входами пятого и восьмого D-триггеров и вторьм входом второго элемента ИЛИ и подключен к пятому входу устройства, выход второго элемента ИЛИ соединен с С-входами шестого и седьмого D-триггеров, прямой выход шестого D-триггера подключен к D-входу седьмого D-триггера и первому входу третьего элемента ИЛИ, второй вход которого соединен с инверсным выходом пятого D-триггера, а выход является выходом устройства.