PL183127B1

PL183127B1 - Podsystem interfejsu do dołączania karty rozszerzeń do systemu komputerowego

Info

Publication number: PL183127B1
Application number: PL96347697A
Authority: PL
Inventors: Ariel Cohen; William G. Holland; Joseph F. Logan; Avi Parash
Original assignee: Ibm
Priority date: 1995-05-22
Filing date: 1996-05-03
Publication date: 2002-05-31
Also published as: KR19980703852A; EP0827609A1; JP3364495B2; CN1085864C; DE69602091D1; PL182189B1; CN1185218A; EP0827609B1; WO1996037842A1; KR100262677B1; PL323387A1; US5608876A; JPH09508227A

Abstract

1 . P o d s y s te m in terfe js u d o d o laczan ia kart ro zs ze rze n d o s y s te m u ko m p u tero w eg o , znamienny tym, ze zaw iera c o n ajm n iej jed en re je s tr s te ru ja c y (52) z c o najm niej jednym b item u s ta w io n y m n a p ierw szy s ta n , jezeli ro zszerzen ie p a - m ieci ROM w p am ieci n ieu lo tn ej (12D) n a karcie rozsze- rzen (12) m a b yc w ylaczone oraz bazow y rejestr adresow y (76) d o odbierania i p rzecho w yw ania p ierw sze- g o u s ta lo n e g o w zo rca b ito w eg o w yg en ero w an eg o p rzez s y - s te m ko m p u tero w y PCI (13) i zró d lo (78) g en ero w an ia d ru g ie g o u s ta lo n e g o w zo rca b ito w e g o , o b a d o la c zo n e d o m u ltip leksera (74) w ybierania p ierw szeg o u s ta lo n e g o w zor- c a b ito w eg o a lb o d ru g ie g o u s ta lo n e g o w zorca b ito w eg o w o d p o w ied zi n a s ta n s y g n a lu s te ru ja c e g o , przy czym d o m ul- tip leksera (74) jest d o la c zo n y takze o b w ó d lo g iczn y (70) n ad zo ro w an ia s ta n u c o n ajm n iej jed n ego b itu , przy czym je- zeli c o n ajm n iej jed en bit jest u staw io n y n a p ierw szy u s ta lo - n y s ta n u s ta w iaja cy s y g n a l s te ru ja c y n a p ierw szy s ta n elektryczn y, m u ltip lekser (74) w yb iera d ru g i u s ta lo n y w zo- rzec b itow y i p rzekazu je d ru g i u s ta lo n y w zo rzec b itow y d o s y s te m u ko m p u tero w eg o PCI (13), któ ry s p raw d za d ru g i u s ta lo n y w zo rzec b itow y i jezeli jest u staw io n y n a p ierw sza u stalo n a w a rto s c , w skazu je n a b ra k ro zszerzen ia p am ieci ROM w p am ieci n ie u lo tn e j (12D) n a k arcie ro zs ze rzen (12). Fig. 1 PL PL PL

Description

Przedmiotem wynalazku jest podsystem interfejsu do dołączania karty rozszerzeń do systemu komputerowego.

Znane jest zastosowanie interfejsu komunikacyjnego albo szyny wejścia/wyjścia do podłączania oddzielnych urządzeń, takich jak procesory, pamięć i urządzenia peryferyjne do systemu komputerowego.

Systemy komputerowe są stosowane nie tylko do wykonywania kilku oddzielnych zadań, ale również do wymiany informacji pomiędzy sobą. Aby wymieniać informacje, systemy komputerowe są połączone w sieć komputerową. Zwykła sieć komputerowa zawiera nośnik komunikacyjny i zbiór systemów komputerowych podłączonych do nośnika komunikacyjnego. Karta rozszerzeń łączy zwykle szynę systemu komputerowego z nośnikiem komunikacyjnym. Aby uczynić komputery bardziej atrakcyjnymi dla użytkowników, większość producentów poddaje standaryzacji konstrukcję swoich szyn komputerowych. Znane są standardowe szyny, takie jak na przykład szyny ISA, EISA czy Micro Channel™.

Szyna pCi jest kolejnąz szyn standardowych. Jest szyną32- albo 64-bitową, o dużej wydajności z multipleksowanymi liniami adresowania, sterowania i danych. Szyna PCI jest przeznaczona do łączenia ze sobą elementów peryferyjnych o dużym stopniu integracji, peryferyjnych

183 127 kart rozszerzeń i podsystemów z procesorem i pamięcią. Specyfikacja szyny PCI jest przedstawiona w dokumencie PCI Local Bus Specification, Production Version Revision 2.0, z 30 kwietnia 1993.

Wśród wielu funkcji opisanych przez specyfikację szyny PCI jest zastosowanie rozszerzenia pamięci stałej ROM. Rozszerzenie pamięci stałej ROMjest urządzeniem z pamięcią wyłącznie do odczytu znajdującym się na karcie rozszerzeń PCI. Rozszerzenie pamięci rOm zawiera kod, który jest wykonywany przez mikroprocesor PCI, aby zapewnić funkcje inicjalizacji i uruchamiania systemu dla karty rozszerzeń PCI. Karta do dołączania do szyny PCI i odnośny system interfej su znane są z europejskiego opisu patentowego nr 0350917, przy czym karta zawiera w szczególności rozszerzenie pamięci ROM z kodem do wykonania przez mikroprocesor systemu PCI.

Typowy sposób używania rozszerzenia pamięci ROM jest opisany w podanej wyżej specyfikacji szyny lokalnej PCI. W typowej sytuacji podczas uruchamiania systemu komputerowego PCI, wykonuje się proces zgodny z architekturą pomiędzy mikroprocesorem PCI a kartą rozszerzeń. W konsekwencji zawartość rozszerzenia pamięci ROM w karcie rozszerzeń jest przenoszona do pamięci systemu komputerowego PCI. Nazywa się to tworzeniem kopii-cienia rozszerzenia pamięci ROM w pamięci komputerowej PCI. Oprogramowanie systemowe PCI wykonuje wtedy kod z kopii-cienia rozszerzenia pamięci ROM w swojej pamięci. Po zakończeniu wykonywania kodu rozszerzenia pamięci ROM, sterowanie jest zwracane do oprogramowania konfiguracyjnego systemu i system komputerowy PCI kontynuuje proces uruchamiania.

Po zakończeniu tej sekwencji, czyli przeniesienia i wykonania kodu rozszerzenia pamięci ROM, kopia-cień rozszerzenia pamięci ROM pozostaje w pamięci głównej nadrzędnego systemu komputerowego. Proces nie dostarcza mechanizmu zwalniania pamięci, aby mogła być wykorzystywana przez inne programy. W znanych systemach komputerowych PCI pamięć stosowana do tworzenia cienia rozszerzenia pamięci ROM znajduje się zwykle w podstawowym 1 MB pamięci, która jest ograniczona dla programów DOS/Windows. Nawet jeżeli mała ilość tego obszaru jest zużyta, może to uniemożliwić wykonywanie niektórych programów w systemie komputerowym.

Kod zrealizowany w rozszerzeniu pamięci ROM jest często potrzebny wyłącznie w programach specjalistycznych. Nawet jeżeli funkcja nie jest potrzebna, nie ma zgodnego z architekturą sposobu zapobiegania zajmowania części pamięci głównej systemu komputerowego przez kopię-cień kodu rozszerzenia pamięci ROM. Rozszerzenie pamięci ROM musi istnieć na wszystkich kartach rozszerzających, aby było dostępne dla potrzebujących go programów specjalistycznych. Potrzebne jest rozwiązanie, które umożliwia wyłączenie rozszerzenia ROM w środowiskach, w których nie jest ono potrzebne, aby zapobiec niepotrzebnemu zużywaniu pamięci głównej systemu komputerowego przez kopię-cien rozszerzenia pamięci ROM.

Istotą podsystemu interfejsu do dołączania karty rozszerzeń do systemu komputerowego, według wynalazku jest to, że zawiera co najmniej jeden rejestr sterujący z co najmniej jednym bitem ustawionym na pierwszy stan, jeżeli rozszerzenie pamięci ROM w pamięci nieulotnej na karcie rozszerzeń ma być wyłączone oraz bazowy rejestr adresowy do odbierania i przechowywania pierwszego ustalonego wzorca bitowego wygenerowanego przez system komputerowy PCI i źródło generowania drugiego ustalonego wzorca bitowego, oba dołączone do multipleksera wybierania pierwszego ustalonego wzorca bitowego albo drugiego ustalonego wzorca bitowego w odpowiedzi na stan sygnału sterującego, przy czym do multiplekserajest dołączony także obwód logiczny nadzorowania stanu co najmniej jednego bitu, przy czymjeżeli co najmniej jeden bitjest ustawiony na pierwszy ustalony stan ustawiający sygnał sterujący na pierwszy stan elektryczny, multiplekser wybiera drugi ustalony wzorzec bitowy i przekazuje drugi ustalony wzorzec bitowy do systemu komputerowego PCI, który sprawdza drugi ustalony wzorzec bitowy i jeżeli jest ustawiony na pierwszą ustaloną wartość, wskazuje na brak rozszerzenia pamięci ROM w pamięci nieulotnej na karcie rozszerzeń.

Korzystnie pierwszy ustalony stan stanowi logiczną 1.

Korzystnie ustalona wartość stanowi logiczne 0.

183 127

Korzystnie jeżeli co najmniej jeden bit jest ustawiony na drugi ustalony stan ustawiający sygnał sterujący na drugi stan elektryczny, multiplekser wybiera pierwszy wzorzec bitowy i przekazuje pierwszy wzorzec bitowy do systemu komputerowego PCI, który sprawdza pierwszy wzorzec bitowy i jeżeli jest ustawiony na drugą ustaloną wartość, wskazuje na obecność rozszerzenia pamięci ROM w pamięci nieulotnej na karcie rozszerzeń.

Korzystnie druga ustalona wartość zawiera logiczne jedynki.

Zaletą rozwiązania według wynalazku jest to, że zapewnia on uniwersalny interfejs do dołączania karty rozszerzeń z rozszerzeniem pamięci stałej ROM do systemu komputerowego.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy systemu komputerowego z kartą rozszerzeń PCI, fig. 2 - schemat blokowy karty rozszerzeń PCI, fig. 3 - schemat blokowy układu interfejsu szyny PCI, fig. 4 - schemat blokowy obwodu układu interfejsu szyny PCI, fig. 5 - sieć działań przetwarzania wykonywanego przez mikroprocesor PCI i mikroprocesor karty rozszerzeń, aby skonfigurować i ustawić rejestry konfiguracyjne, fig. 6 - schemat blokowy kontrolera układu interfejsu szyny PCI, fig. 7 przedstawia schemat zdarzeń czasowych dla procedury wymiany wstępnej, fig. 8 - sieć działań procesu włączania/wyłączania rozszerzenia pamięci stałej ROM , zaś fig. 9 - schemat układu logicznego wyłączania/włączania rozszerzenia pamięci stałej ROM.

Figura 1 przedstawia schemat blokowy systemu komputerowego PCI 13. System komputerowy PCI 13 składa się z szyny PCI 10, karty rozszerzeń PCI 12 i mikroprocesora PCI 14. Mikroprocesor PCI 14 zawiera kilka produktów oprogramowania, obejmujących oprogramowanie konfiguracyjne 14A systemu PCI, system operacyjny 14B i kilka programów użytkowych 14C. Oprogramowanie konfiguracyjne 14A systemu komputerowego PCI 13 wykonuje funkcje potrzebne do sterowania rejestrami konfiguracyjnymi na karcie rozszerzeń PCI 12. Ogólnie, oprogramowanie konfiguracyjne 14A to część oprogramowania BIOS (podstawowego systemu wejścia/wyjścia), które wykonuje diagnostykę systemu po włączeniu i zapewnia różne procedury niskiego poziomu do wspierania konfiguracji systemu i wejścia/wyjścia danych. Szyna PCI 10 jest nośnikiem komunikacyjnym dla systemów komputerowych. Mimo że fig. 1 przedstawia kartę rozszerzeń PCI 12 jako jednostkę oddzieloną od systemu komputerowego PCI 13 w rzeczywistym przykładzie wykonania, karta rozszerzeń PCI 12 jest zamontowana w gnieździe rozszerzeń pod pokrywą systemu komputerowego PCI 13.

Odnosząc się nadal do fig. 1, karta rozszerzeń PCI 12 zawiera w szczególności układ interfejsu szyny PCI 12A, który jest sprzężony z szyną PCI 10. Układ intefejsu szyny PCI 12A jest układem uniwersalnym, który może być stosowany do łączenia ze sobą różnych typów karty rozszerzeń PCI 12 z szyną PCI 10. Karta rozszerzeń PCI 12 zawiera mikroprocesor 12B z szyną lokalną 12C. Szyna lokalna 12C łączy ze sobą układ interfejsu szyny PCI 12A, pamięć nieulotną 12D, pamięć o dostępie bezpośrednim (RAM) 12E i generator zadań wejścia/wyjścia (I/0) 12F. Generator zadań 12F jest podsystemem tej karty rozszerzeń PCI i wykonuje funkcje wymagane do spełnienia żądanego zadania. Dla przykładu, generator zadań 12F może być kartą komunikacyjną do przyłączania systemu komputerowego PCI 13 do sieci lokalnej (LAN), takiej jak token ring, ethemet, FDDI i podobne typy sieci lokalnych.

Ogólnie mówiąc, generatory zadań, które można łączyć z układem interfejsu szyny PCI, obejmująkontrolery komunikacyjne (ethemet, token ring, FDDI, ATM i tak dalej), karty graficzne (VGA, XGA i tak dalej), urządzenia multimedialne (video, audio, CD-ROM i tak dalej), podsystemy dyskowe (IDE, SCSI, RAID i tak dalej) oraz podsystemy koprocesorowe (Pentium, Power PC i tak dalej).

Należy zauważyć, że wszystkie te zastosowania mogązostać zrealizowane przez karty rozszerzeń PCI, przy czym układ interfejsu szyny PCI 12A można stosować wraz z każdą z kart rozszerzeń i wykonuje on funkcję interfejsu szyny wymaganą dla karty rozszerzeń, aby działała na szynie PCI 12A.

Odnosząc się nadal do fig. 1, w szczególności wynalazek dotyczy rozszerzenia pamięci stałej ROM i mechanizmu w układzie interfejsu szyny PCI 12A, który wskazuje obecność lub nieobecność tego rozszerzenia mikroprocesorowi PCI 14. W szczególności rozszerzenie pamięci

183 127 stałej ROM jest sektorem w pamięci nieulotnej 12D. Sektor zajmuje zwykle od 2 kilobajtów do 16 kilobajtów, przy czym można równie dobrze stosować inne struktury i różne rozmiary przy konstrukcji rozszerzenia pamięci stałej ROM.

Mikroprocesor systemowy PCI 14 może wykonywać kod z rozszerzenia pamięci ROM, aby pełnić różne funkcje, takie jak inicjalizacja, konfiguracja i funkcje uruchamiania systemu w zastępstwie karty rozszerzeń. Położenie rozszerzenia pamięci ROM w obrębie mapy pamięci mikroprocesora systemowego PCI 14 jest skonfigurowane przez program konfiguracyjny systemu PCI zapisujący adres, przy którym ma być zapisany kod w rozszerzeniu pamięci ROM, w bazowym rejestrze adresowym rozszerzenia pamięci ROM.

Poniżej podany jest przykład użycia rozszerzenia pamięci ROM w karcie rozszerzeń sieci lokalnej token ring, która łączy systemy komputerowe PCI z siecią token ring.

Karta rozszerzeń token ring udostępnia rozszerzenie pamięci ROM, które zawiera kod dla funkcji zdalnego ładowania programu. Zdalne ładowanie programu umożliwia karcie sieci lokalnej zażądanie, aby macierzysty system komputerowy był uruchamiany zdalnie poprzez sieć z systemu serwera. Zamiast ładować system operacyjny z lokalnego twardego dysku albo dyskietki, kod zdalnego ładowania programu w rozszerzeniu ROM karty rozszerzeń wydaje żądanie poprzez sieć lokalną, aby system serwera wysłał kopię systemu operacyjnego. Gdy kod zdalnego ładowania programu pobierze kod systemu operacyjnego, ładuje go do pamięci głównej systemu komputerowego i na końcu przekazuje sterowanie do systemu operacyjnego.

Ogromna większość programów kart rozszerzeń token ring nie wymaga funkcji zdalnego ładowania programu, ponieważ macierzysty system komputerowyjest zawsze uruchamiany z lokalnego twardego dysku. W tych programach technika opisana w tym wynalazku może być zastosowana do wyłączania rozszerzenia ROM i zwalniania pamięci-cienia, która zwykle zostałaby zużyta przez kod zdalnego ładowania programu. W programach wykorzystujących funkcję zdalnego ładowania programu, rozszerzenie pamięci ROM pozostanie włączone i macierzysty system komputerowy zostanie uruchomiony ze zdalnego systemu serwera.

Dla karty rozszerzeń token ring wejściowy parametr konfiguracyjny, który określa, czy rozszerzenie pamięci ROM będzie włączone czy wyłączone, jest zawarty w nieulotnej pamięci FLASH na karcie rozszerzeń. Bezpośrednio po włączeniu zasilania mikroprocesor na karcie rozszerzeń kopiuje bit konfiguracyjny z pamięci FLASH do rejestru w układzie interfejsu szyny PCI 12A, który kontroluje, czy bazowy rejestr adresowy rozszerzenia pamięci ROM jest przedstawiony jako odczyt/zapis czy tylko odczyt oprogramowaniu konfiguracyjnemu systemu PCI. Użytkownik systemu komputerowego może włączyć albo wyłączyć rozszerzenie pamięci ROM wykonując w systemie komputerowym PCI 13 program użytkowy, aktualizujący bit konfiguracyjny w pamięci FLASH.

Na figurze 2 przedstawiono schemat blokowy układu interfejsu szyny PCI 12A na poziomie karty. Układ interfejsu szyny PCI 12A zawiera interfejs szyny PCI 16 do podłączania do szyny PCI 10. Interfejs szyny lokalnej 18 łączy układ interfejsu szyny PCI 12A z szyną lokalną 12C. Pomiędzy interfejsem szyny PCI 16 i interfejsem szyny lokalnej 18 podłączone sąukład logiczny i przekazu danych 20, rejestry funkcyjne 22 i rejestr konfiguracyjny PCI 24. Układ logiczny i przekazu danych 20jest głównym torem wymiany danych pomiędzy szynąPCI 10 i kartą rozszerzeń PCI 12. Układ logiczny i przekazu danych 20 obejmuje także bufor FIFO 20A, który przenosi dane z interfejsu szyny lokalnej 18 do interfejsu szyny PCI 16. Podobnie bufor 20B przenosi dane w kierunku przeciwnym.

Rejestry konfiguracyjne PCI 24 mogą być zapisywane i odczytywane przez procesor systemowy PCI wykonujący oprogramowanie konfiguracyjne 14A systemu komputerowego PCI 13 (fig. 1) poprzez szynę PCI 10. Informacje zapisane do tych rejestrów konfigurują zasoby będące urządzeniami, jak adres 1/0, adres pamięci, poziom przerwania, linia pamięci podręcznej czy wielkość urządzenia, które karta rozszerzeń PCI 12 łączy z systemem komputerowym PCI 13.

Rejestry konfiguracyjne 24 zawierają decydujące informacje dla oprogramowania konfiguracyjnego MA (fig. 1), wykorzystywane do identyfikacji urządzenia i zrozumienia sposobu jego konfiguracji. Standardy PCI wymagają listy rejestrów konfiguracyjnych służących tylko do od6

183 127 czytu. Lista ta nie jest wcale wyczerpująca, a wynalazek ma na celu obejmowanie podanych rejestrów i rejestrów innych typów, potrzebnych do podłączenia karty rozszerzeń PCI do szyny PCI. Wśród rejestrów architektury PCI służących tylko do odczytu znajdują się:

Identyfikator sprzedawcy - rejestr 16-bitowy identyfikujący sprzedawcę produkującego urządzenie.

Identyfikator urządzenia - rejestr 16-bitowy stosowany przez sprzedawców do jednoznacznego identyfikowania każdego typu oferowanych przez nich urządzeń.

Identyfikator wersji - rejestr 8-bitowy, który może być używany przez sprzedawców do identyfikacji numeru wersji urządzenia.

Kod klasy - rejestr 24-bitowy, który identyfikuje ogólną funkcję urządzenia (karta graficzna, karta sieciowa, urządzenie mostkowe i tak dalej).

Bazowe rejestry adresowe - zawierają bity służące tylko do odczytu oznaczające wymagania urządzeń co do wejścia/wyjścia I/0 i mapowania pamięci.

Rejestr linii przerwania - rejestr 8-bitowy stosowany do przekazywania wymagań kierujących linii przerwania.

Rejestry minimalnego czasu przydziału i maksymalnego ukrycia zegara - rejestry 8-bitowe określające żądane ustawienia urządzenia dla ukrytego zegara.

Jak będzie opisane poniżej, wartości rejestrów konfiguracyjnych PCI 24 są ustawiane dynamicznie przez mikroprocesor 12B i pamięć nieulotną 12D. W konsekwencji, można stosować ten sam układ interfejsu szyny PCI 12A z kilkoma różnymi typami kart rozszerzeń PCI.

Jak zostanie wyjaśnione w dalszej części, niniejszy wynalazek obejmuje funkcję, która włącza lub wyłącza rozszerzenie pamięci ROM. Układ logiczny 50 rozszerzenia PCI, którego szczegóły konstrukcyjne sąpodane poniżej, nadzoruje zawartość jednego z rejestrów konfiguracyjnych nazywanego bazowym rejestrem adresowym rozszerzenia pamięci ROM i zależnie od jego zawartości, kieruje informacje pomiędzy rozszerzeniem pamięci ROM i mokroprocesorem PCI 14 albo nie kieruje żadnych informacji.

Rejestry funkcyjne 22 są rejestrami oddzielonymi od rejestrów konfiguracyjnych PCI 24. Dostęp do nich ma tylko określone oprogramowanie użytkowe, jak sterownik urządzenia tokenring. Udostępniająone funkcje przerwań i stanu, funkcje sterowania DMA i możliwości konfiguracyjne dla opcji, które nie sąpodane jako część specyfikacji PCI.

Na figurze 3 przedstawiono szczegółowy schemat blokowy układu interfejsu szyny PCI 12A podłączonego do szyny PCI 10 i szyny lokalnej 12C karty rozszerzeń. Na tej figurze pokazane są rejestry konfiguracyjne PCI, które są rejestrami programowalnymi zapisywanymi przez mikroprocesor 12B (fig. 2) poprzez szynę lokalną 12C karty rozszerzeń. Ponadto pokazany jest również rejestr udzielania dostępu PCI, który steruje dostępem procesora PCI do rejestru konfiguracyjnego PCI. Jak zostanie wyjaśnione w dalszej części, rejestr udzielania dostępu PCIjest rejestrem jednobitowym, przy czym można wykorzystać inne typy rejestrów konfiguracyjnych do dostarczenia tej samej funkcji.

Odnosząc się do fig. 3, interfejs szyny PCI 16 zawiera logiczny układ nadrzędny 16A szyny PCI i logiczny układ podrzędny 16B szyny PCI. Logiczny układ nadrzędny 16A szyny PCI wykonuje seryjne przekazywanie danych pomiędzy szyną PCI 10 i rejestrem FIFO wewnątrz układu interfejsu szyny PCI 12A. Inicjalizuje przekazy po szynie PCI 10 żądając dostępu do szyny od logicznego układu arbitrażowego (nie pokazanego) systemu PCI, który istnieje jako część wszystkich systemów szyny PCI. Logiczny układ podrzędny szyny PCI 16B odpowiada jako cel cykli szyny PCI 10 zainicjalizowanych przez inne urządzenie nadrzędne szyny, takie jak procesor systemowy PCI. Zapewnia wymaganą wymianę wstępną sygnałów sterujących na szynie PCI 10, umożliwiając procesorowi systemowemu PCI odczyt i zapis rejestrów w układzie interfejsu szyny PCI 12A.

Podobnie do interfejsu szyny PCI 16, lokalna szyna 18 zawiera logiczny układ nadrzędny 18A szyny lokalnej i logiczny układ podrzędny 18B szyny lokalnej. Logiczny układ nadrzędny 18A szyny lokalnej wykonuje seryjne przekazy danych pomiędzy wewnętrzną szyną rozszerzeń 12A i rejestrem FIFo wewnątrz układu interfejsu szyny PCI 12A. Logiczny układ podrzędny 18B

183 127

Ί szyny lokalnej obsługuje operacje odczytywania i zapisywania rejestrów z mikroprocesora 12B karty rozszerzeń 12.

Odnosząc się nadal do fig. 3, obwód logiczny OR 21 ma wyjście podłączone do logicznego układu podrzędnego szyny PCI 16B i dwa wejścia, z których jedno jest podłączone przewodem 26 do rejestru udzielania dostępu PCI 28, a drugie przewodem 23 do końcówki 22. Końcówka 22 jest podłączona do zewnętrznego układu udzielania dostępu PCI i jest pokazana schematycznie jako przerywane linie na fig. 3. Jak zostanie wyjaśnione w dalszej części, gdy sygnał wyjściowy z obwodu logicznego OR 21 jest aktywny, mikroprocesor PCI 14 może uzyskać dostęp do rejestrów konfiguracyjnych PCI 24 po szynie PCI 10. Jeżeli sygnał wyjściowy z obwodu lokalnego OR 21 jest nieaktywny, dostęp do rejestrów konfiguracyjnych PCI 24 jest zablokowany dla mikroprocesora PCI 14. Stan sygnału z obwodu logicznego OR 21 jest sterowany przez bit w rejestrze udzielania dostępu PCI 25, który jest ustawiany przez mikroprocesor 12b (fig. 2) albo końcówkę 22 w układzie interfejsu szyny PCI 12A.

Nadal w odniesieniu do fig. 3 pokazany jest mechanizm, który włącza albo wyłącza rozszerzenie pamięci ROM. Mechanizm zawiera rejestr sterujący pamięci 52 ROM 52 z wyjściem podłączonym przewodem 54 do logicznego obwodu OR 56. Wyjście logicznego obwodu OR 56 jest podłączone do bazowego rejestru adresowego 57 rozszerzenia pamięci ROM. Przewód 58 wyłączania rozszerzenia pamięci ROM łączy końcówkę 60 wyłączania rozszerzenia pamięci ROM z drugim wejściem logicznego obwodu OR 56. Wyjście bazowego rejestru adresowego 57 rozszerzenia pamięci ROM jest podłączone do logicznego układu dekodującego 62 rozszerzenia pamięci ROM. Logiczny układ dekodujący 62 rozszerzenia jest podłączony po jednej stronie do logicznego układu podrzędnego 16B szyny PCI 10, a po drugiej stronie do logicznego układu podrzędnego 18B szyny lokalnej 12C.

Nadal w odniesieniu do fig. 3, rejestr sterujący 52 ma bit, który jest albo nie jest ustawiony przez mikroprocesor 12B karty rozszerzeń 12 poprzez wewnętrzną szynę 12C karty rozszerzeń. Jeżeli bit jest ustawiony na logiczne 1, zmusza bazowy rejestr adresowy 57 rozszerzenia pamięci ROM, aby wysłał same zera, które są odczytywane przez mikroprocesor PCI 14 interpretujący odczytanie samych zer jako wskazanie braku rozszerzenia pamięci ROM na karcie rozszerzeń 12. W przypadku gdy sygnał wyjściowy z bazowego rejestru adresowego 57 rozszerzenia pamięci ROM nie wynosi zero, mikroprocesor PCI 14 uznaje, że oznacza to istnienie rozszerzenia pamięci ROM na karcie rozszerzeń 12. Gdy adres na szynie PCI 10 jest taki jak adres w bazowym rejestrze adresowym 57 rozszerzenia pamięci ROM, logiczny układ dekodujący 62 rozszerzenia pamięci ROM wymienia informacje z rozszerzenia pamięci ROM na karcie rozszerzeń 12 z mikroprocesorem PCI 14 i na odwrót. Bardziej dokładny opis struktury przedstawiającej bazowy rejestr adresowy rozszerzenia pamięci ROM jako rejestr odczytu/zapisu albo rejestr tylko do odczytu, z ustawionymi zerami, będzie podany w dalszej części. Wystarczy powiedzieć, że poprzez przedstawienie bazowego rejestru adresowego 57 rozszerzenia pamięci ROM jako rejestru odczytu/zapisu albo rejestru tylko do odczytu z ustawionymi zerami, rozszerzenie pamięci ROM na karcie rozszerzeń j est albo nie jest udostępniane mikroprocesorowi PCI 14. Jak zostanie opisane w dalszej części, sygnał wyłączania rozszerzenia pamięci ROM, generowany na przewodzie 58 wyłączającym rozszerzenie pamięci ROM, może zostać użyty do przykrycia bitu rejestru sterującego rozszerzeniem pamięci ROM.

Jak opisano wyżej, zawartość bazowego rejestru adresowego rozszerzenia pamięci ROM jest wykorzystywana przez mikroprocesor PCI 14 do ustalania obecności albo braku rozszerzenia pamięci ROM na karcie rozszerzeń. W tym celu podany jest opis bazowego rejestru adresowego rozszerzenia pamięci ROM. Podczas sekwencji włączania zasilania systemu komputerowego PCI 13, oprogramowanie konfiguracyjne w mikroprocesorze PCI 14 zapisuje same jedynki do bazowego rejestru adresowego rozszerzenia pamięci ROM. Jeżeli oprogramowanie konfiguracyjne odczytuje z powrotem wartość niezerową, rozszerzenie pamięci ROM występuje na karcie rozszerzeń. Jeżeli odczyta z powrotem same zera, na karcie rozszerzeń nie występuje rozszerzenie pamięci ROM.

183 127

Jeżeli rozszerzenie pamięci ROM istnieje, systemowe .oprogramowanie konfiguracyjne wykorzystuje wartość odczytaną z bazowego rejestru adresowego rozszerzenia pamięci rOm, aby wyznaczyć wielkość rozszerzenia pamięci ROM. Następnie ładuje do rejestru adres bazowy w pamięci, pod którym kod w rozszerzeniu pamięci ROM ma zostać umieszczony w mapie pamięci procesora systemowego. Bit włączający w rejestrze jest wtedy ustawiony, aby włączyć dostęp szyny PCI pamięci 10 do rozszerzenia pamięci ROM. Systemowe oprogramowanie konfiguracyjne kopiuje następnie albo tworzy kopię-cień zawartości rozszerzenia pamięci ROM w pamięci głównej macierzystego systemu komputerowego. Następnie zapisywany jest bazowy rejestr adresowy rozszerzenia pamięci ROM karty rozszerzeń, wyłączając dostęp do rozszerzenia pamięci ROM i rozszerzenie pamięci ROM efektywnie usuwa się z mapy pamięci procesora systemowego. Następnie systemowe oprogramowanie konfiguracyjne wykonuje kod z kopiicienia rozszerzenia pamięci ROM w pamięci głównej macierzystego systemu komputerowego. Po zakończeniu wykonywania kodu rozszerzenia pamięci ROM, sterowanie jest zwracane do systemowego oprogramowania konfiguracyjnego i system komputerowy PCI 13 kontynuuje proces uruchamiania systemu.

Na figurze 4 przedstawiono układ logiczny, który umożliwia mikroprocesorowi 12B (fig. 1) zapis danych do rejestru konfiguracyjnego PCI 24, podczas gdy mikroprocesor PCI 14 (fig. 1) ma wstrzymany dostęp do rejestrów konfiguracyjnych PCI 24. Po zakończeniu zapisu i ustawieniu na końcówce 22 bitu udzielenia dostępu PCI w rejestrze udzielenia dostępu PCi 28, wstrzymywanemu poprzednio mikroprocesorowi PCI 14 udziela się jednak pozwolenia na dostęp do wszystkich rejestrów w układzie interfejsu szyny PCI 12A. Ponadto, jeżeli rozszerzenie pamięci ROM ma zostać wyłączone, bit wyłączania pamięci ROM (fig. 9) ustawia się na logiczne 1, Jeżeli ten bit nie ma być wyłączony, nie zmienia się ustawienia 0 bitu wyłączenia.

Zestaw linii danych, na szynie PCI zwany szyną danych PCI 10A, łączy rejestry konfiguracyjne PCI z szyną PCI 10. Linia architektury sterowania zwana linią PCI-RST # łączy rejestr udzielania dostępu 28 z szyną PCI 10. Na koniec, zestaw linii sygnałowych sterowania PCI, potrzebny do aktywacji funkcji ponownej próby szyny PCI, łączy szynę PCI 10 z kontrolerem 31 układu interfejsu szyny PCI 12a, który jest automatem stanu i logicznym układem kombinatorycznym PCI.

Wejście kontrolera 31 jest połączone linią sygnałową ostatecznego udzielenia dostępu 32 z obwodem logicznym OR 21. Sygnały na przewodzie 23 zostałyjuż opisane w odniesieniu do fig. 3.

Na figurze 5 przedstawiono sieć działań przy współdziałaniu pomiędzy mikroprocesorem systemowym PCI próbującym uzyskać dostęp do rejestrów konfiguracyjnych karty rozszerzeń PCI i mikroprocesorem karty rozszerzeń PCI ładującym wstępnie rejestry konfiguracyjne PCI. Podsumowując, przy włączaniu zasilania, systemowe oprogramowanie konfiguracyjne PCI wykonywane w mikroprocesorze PCI, w etapie 42, próbuje wejść do rejestrów konfiguracyjnych karty rozszerzeń PCI (umieszczonych w układzie interfejsu szyny PCI). Dostęp mikroprocesora systemowego PCI jest odmawiany aż do zapisania bitu udzielania dostępu PCI w układzie interfejsu szyny PCI przez mikroprocesor karty rozszerzeń. Odmowa umożliwia mikroprocesorowi karty rozszerzeń PCI zakończenie operacji wstępnego ładowania rejestrów konfiguracyjnych zanim systemowe oprogramowanie konfiguracyjne PCI będzie mogło uzyskać dostęp do rejestrów konfiguracyjnych.

Bardziej szczegółowo, proces przetwarzania zaczyna się gdy włączane jest zasilanie systemu PCI (etap 34). Karta rozszerzeń PCI zjej rejestrem konfiguracyjnymjest pokazana schematycznie jako 36. Po włączeniu zasilania procesor systemowy PCI w etapie 42 próbuje uzyskać dostęp do rejestrów konfiguracyjnych poprzez linie oznaczone Odczyt i zapis konfiguracji. Próby te są uniemożliwiane, a uniemożliwienie jest pokazane schematycznie za pomocą linii nazwanych ponowną próbą. Podczas tego przedziału czasowego, w etapie 38, mikroprocesor karty rozszerzeń PCI uzyskuje informację z nieulotnej pamięci ROM na karcie i zapisuje odpowiednie rejestry konfiguracyjne zapamiętaną wcześniej informacjąpobraną z pamięci nieulotnej (etap 38). Gdy zostanie to zakończone; mikroprocesor karty rozszerzeń PCI (etap 40) zapisze bit udzielania dostępu PCI, który umożliwia procesorowi systemowemu PCI (etap 42) wyjście z trybu ponow183 127 nej próby i dostęp do rejestrów na karcie rozszerzeń. Dostęp do rejestru jest wskazany przez podwójną strzałkę oznaczoną Odczyt albo zapis konfiguracji na fig. 5. Po zakończeniu funkcji odczytywania albo zapisywania rejestrów, konfiguracja karty rozszerzeń PCI jest zakończona i systemjest teraz w stanie komunikacji z urządzeniem, które karta rozszerzeń łączy z szyną PCI.

Na figurze 6 przedstawiono szczegółowo schemat blokowy kontrolera interfejsu szyny PCI. Funkcje kontrolera interfejsu szyny PCI służą częściowo do generowania sygnałów sterujących, które przestawiają mikroprocesor PCI do stanu ponownej próby i uniemożliwiają mikroprocesorowi PCI dostęp do rejestrów w układzie interfejsu szyny PCI 12A. Elementy na fig. 6, które są podobne do elementów opisanych poprzednio, nie są oznaczone i nie będą omawiane. Kontroler interfejsu szyny PCI składa się z podrzędnego kombinatorycznego układu logicznego PCI 44 i podrzędnego automatu stanu PCI 46. Podrzędny kombinatoryczny układ logiczny PCI 44 dekoduje sygnały sterujące (PCI FRAME# i PCI IRDY#) na szynie PCI 10 i sygnalizuje podrzędnemu automatowi stanu PCI 46, że operacja odczytu albo zapisu rejestru została zainicjalizowana przez mikroprocesor systemowy PCI dla układu interfejsu szyny PCI 12A. Podrzędny automat stanu PCI 46 przechodzi następnie kolejno przez stany wymagane do obsługi operacji odczytu albo zapisu. Podrzędny kombinatoryczny układ logiczny PCI 44 dekoduje sygnały wyjściowe podrzędnego automatu stanu PCI 46 i odpowiada aktywując sygnały sterujące (PCI DEVSEL#, PCI IRDY# i PCI STOP#) na szynie PCI 10, aby zasygnalizować mikroprocesorowi systemowemu PCI, że cykl szyny został zakończony.

Jeżeli sygnał ostatecznego udzielenia dostępu na linii ostatecznego udzielenia dostępu 32 jest w nieaktywnym stanie niskim, podrzędny automat stanu 46 PCI odpowie przez zasygnalizowanie stanu ponownej próby w odpowiedzi na operację odczytu albo zapisu mikroprocesora systemowego PCI. Przy użyciu sygnałów wyjściowych podrzędnego automatu stanu PCI 46, podrzędny kombinatoryczny układ logiczny PCI 44 sygnalizuje stan ponownej próby aktywując sygnały PCI DEYSEL# i PCI STOP# i wyłączając sygnał PCI TRDY#. Mikroprocesor systemowy PCI wykorzystuje tę sekwencję sygnałów jako wskazanie, że odmówiono dostępu do rejestrów i transakcja szyny musi być próbowana ponownie w czasie późniejszym. Jeżeli sygnał ostatecznego udzielenia dostępu 32 jest w aktywnym stanie wysokim, podrzędny automat stanu PCI 46 i kombinatoryczny układ logiczny 44 odpowiadają zwykłą transakcją szyny aktywując sygnały PCI DEVSEL# i PCI TRDY#. Mikroprocesor systemowy PCI wykorzystuje tę sekwencję sygnałów jako wskazanie, że dostęp dla odczytu albo zapisu do rejestrów został zakończony normalnie. Dokładne sekwencje sygnałów wymagane dla ponownej próby i normalnego odczytu i zapisu transakcji szyny są określone w specyfikacji szyny lokalnej PCI 12C w wersji produkcyjnej.

Na figurze 7 przedstawiono schemat zdarzeń czasowych dla procedury wymiany wstępnej, która jest wykonywana pomiędzy mikroprocesorem PCI i układem interfejsu szyny PCI 12A (fig. 6). Procedura wymiany wstępnej jest wymagana do wymuszenia przejścia mikroprocesora PCI w tryb ponownej próby. Tryb ponownej próby jest wywoływany gdy urządzenie podrzędne, takie jak kontroler interfejsu szyny PCI, nie jest gotowe do komunikacji z urządzeniem głównym, takim jak mikroprocesor PCI. Sygnały wymagane dla tej procedury są podane w podanej wyżej specyfikacji PCI. Sygnały obejmują sygnał zegarowy, Frame#, IrDy#, TRDY#, STOP# i DEVSEL#. Sygnały oznaczone przez Frame# i IRDY# są wysyłane na szynę PCI przez mikroprocesor PCI, gdy żąda on dostępu do rejestru konfiguracyjnego w układzie interfejsu szyny PCI. Sygnały TRDY#, STOP# oraz DEVSEL# są sygnałami generowanymi przez układ interfejsu szyny PCI w odpowiedzi na sygnały wysłane z mikroprocesora PCI. Podane sygnały i kierunek przepływu są pokazane na fig. 6. Liczby 12,3,4 i 5 oznaczają momenty czasowe, gdy układ interfejsu szyny PCI próbkuje sygnał wysyłany z mikroprocesora PCI. Podobnie, okręgi oznaczone przez A, B i C wskazują zdarzenia, gdy jedno urządzenie inicjalizuje pewną akcję i reakcję z innego urządzenia. Na przykład, zdarzenie A jest inicjalizowane przez kontroler układu interfejsu szyny pCi, a zdarzenie B jest odpowiedzią z mikroprocesora PCI. Przy odniesieniu do odpowiednich sygnałów, gdy sygnał nazwany STOP# jest niski, sygnał IRDY# jest wyłączany, a sygnał FRAME#jest włączany. Inne zdarzenia pokazane przez C przebiegająw podobny sposób.

183 127

Na końcu, cykl ponownej próby jest kończony w momencie czasowym 5 i jest pokazany dwoma strzałkami, wskazującymi kierunki przeciwne.

Na figurze 9 przedstawiono schemat układu logicznego wyłączania/włączania rozszerzenia pamięci ROM. Układ jest zrealizowany w układzie interfejsu szyny PCI. Elementy albo części składowe na fig. 9 opisane poprzednio nie będąjuż omawiane. Układ wyłączania/włączania składa się z rejestru wyłączania pamięci ROM 62. Rejestr wyłączania pamięci ROM 62 jest podłączony poprzez linię danych 64 odczytu i zapisu szyny wewnętrznej do szyny wewnętrznej karty rozszerzeń. Jak zostanie wyjaśnione w dalszej części, bit nazywany bitem wyłączania pamięci ROM w rej estrze może zostać ustawiony przez wewnętrzny procesor karty rozszerzeń. Jeżeli jest ustawiony na 1, powoduje, że dołączone rozszerzenie pamięci ROM nie jest rozpoznawane przez mikroprocesor PCI. Linia sterująca PCI-RSD# 66 zeruje rejestr wyłączania pamięci ROM 62. Bit wyłączania pamięci ROM jest połączony przewodem 68 z logicznym obwodem OR 70. Na drugie wejście logicznego obwodu OR 70 podawany jest sygnał wejściowy wyłączania pamięci ROM z wejścia wyłączania pamięci ROM 72. Wejście to połączonejest z końcówką 60 (fig. 3) w układzie interfejsu szyny PCI. Wyjście z logicznego obwodu OR 70 jest połączone linią ostatecznego wyłączania pamięci ROM 71 z multiplekserem 74. Multiplekser 74 jest podłączony do bazowego rejestru adresowego 76 rozszerzenia pamięci ROM i źródła 78, które wpisuje same logiczne zera do multipleksera 74. Istnieje wiele sposobów wpisania zer do multipleksera 74. Na przykład podłączenie wejścia do poziomu niskiego napięcia spowodowałoby wpisanie zer do multipleksera 74. Sygnał wyjściowy z multipleksera 74 jest podawany poprzez linię danych odczytu PCI 80 do komparatora adresu 82. Komparator adresu 82 jest częścią dekodującego układu logicznego rozszerzenia pamięci ROM 84.

Odnosząc się nadal do fig. 9, układ logiczny 84 rozszerzenia pamięci ROM 84 zawiera ponadto automat stanu 86 odczytu i zapisu rozszerzenia pamięci ROM, który jest połączony liniami sterującymi z podrzędnym automatem stanu wewnętrznej szyny i kombinatorycznym układem logicznym 88. Podrzędny automat stanu szyny wewnętrznej i kombinatoryczny układ logiczny 88 są połączone poprzez wewnętrzne linie sterujące do wewnętrznej szyny karty rozszerzeń. Automat stanu 86 zapisu i odczytu rozszerzenia pamięci ROM jest podłączony również do zatrzasku zatrzymującego dane 90. Zatrzask zatrzymujący dane 90 jest połączony wewnętrzną szyną danych 64 z wewnętrzną szyną karty rozszerzeń. Multiplekser/demultiplekser danych adresowych PCI 92 jest połączony wymienionymi liniami z bazowym rejestrem adresowym 76 rozszerzenia pamięci ROM, komparatorem adresu 82 i zatrzaskiem zatrzymywania danych 90. Na koniec, podrzędny automat stanu PCI i układ kombinatoryczny 8 8 łączą się z automatem stanu 86 odczytu i zapisu rozszerzenia pamięci ROM poprzez linie sterujące na szynie PCI.

Opisana zostanie teraz sieć działań na fig. 8. Przedstawiono na niej, w jaki sposób mikroprocesor na szynie wewnętrznej karty rozszerzeń może sterować tym, czy bazowy rejestr adresowy rozszerzenia pamięci ROM jest widoczny jako rejestr odczytu/zapisu czy rejestr wyłącznie do odczytu ze wszystkimi bitami ustawionymi na zero. Podsumowując, w rozszerzeniu pamięci ROM mała ilość, zwykle od 2 kilobajtów do 16 kilobajtów, pamięci nieulotnej znajdującej się na karcie rozszerzeń PCI może być bezpośrednio odczytywana i zapisywana przez mikroprocesor systemowy PCI. Mikroprocesor systemowy PCI może wykonywać kod z rozszerzenia pamięci ROM, pełniąc różne funkcje, jak inicjalizacja, konfiguracja i funkcje uruchamiania systemu w imieniu karty rozszerzeń. Położenie rozszerzenia pamięci ROM w obrębie mapy pamięci mikroprocesora systemowego PCI może być konfigurowane przez program konfiguracyjny systemu PCI przez wpisanie adresu bazowego rozszerzenia pamięci ROM do bazowego rejestru adresowego rozszerzenia pamięci ROM.

Rejestr wyłączania pamięci ROM jest rejestrem wewnątrz układu interfejsu szyny PCI, który może być odczytywany albo zapisywany przez mikroprocesor karty rozszerzeń poprzez wewnętrzną szynę danych karty rozszerzeń. W j ednym z przykładów wykonania niniej szego wynalazku rejestr zawiera tylko jeden bit nazywany bitem wyłączania pamięci ROM. Bit wyłączania pamięci ROM jest przestawiany na stan logiczny 0 przez sygnał PCI-RST# przy włączaniu

183 127 systemu PCI. Sygnał PCI-RST# jest sygnałem zgodnym z architekturą, występującym we wszystkich systemach PCI.

Bazowy rejestr adresowy rozszerzenia pamięci ROM może być odczytywany albo zapisywany przez procesor systemowy PCI. Podobnie, bity wyłączania pamięci ROM mogą, być zapisywane przez procesor karty rozszerzeń. W operacji odczytu bit wyłączania pamięci ROM steruje odczytywanymi danymi, które są zwracane z bazowego rejestru adresowego rozszerzenia pamięci ROM do procesora systemowego PCI. Gdy jest w stanie 0, bit wyłączania ROM PCI sygnalizuje układowi logicznemu multipleksera 74, aby zwrócił prawdziwą zawartość bazowego rejestru adresowego rozszerzenia pamięci ROM. W tym trybie funkcja rozszerzenia pamięci ROMjest włączona i mikroprocesor systemowy PCI będzie w stanie odczytywać z powrotem dowolną wartość, którą zapisze do rejestru. Mikroprocesor na szynie wewnętrznej karty rozszerzeń może wyłączyć funkcję rozszerzenia pamięci ROM wpisując do bitu wyłączania pamięci ROM logiczne 1. W tym trybie układ logiczny multipleksera zawsze wyprowadza logiczne zera i odczyt bazowego rejestru adresowego rozszerzenia pamięci ROM zawsze zwraca zera, bez względu na wartość wpisaną do rejestru.

Sygnał wyjściowy danych multipleksera jest podawany również do logicznego układu dekodującego 84 rozszerzenia pamięci ROM. Jeżeli dane wyjściowe multipleksera to same zera, układ ten jest wyłączony i funkcja rozszerzenia pamięci ROM nie jest dostępna. Jeżeli wyjście danych multipleksera nie wynosi zero, logiczny układ dekodujący rozszerzenia pamięci ROM porównuje bieżący adres szyny PCI z zawartością bazowego rejestru adresowego rozszerzenia pamięci ROM, aby ustalić, czy mikroprocesor systemowy PCI ma dostęp do rozszerzenia pamięci ROM. Jeżeli wykryta zostanie zgodność adresu, aktywowany jest automat stanu 86 odczytu i zapisu rozszerzenia pamięci ROM, aby obsługiwać operacje odczytu i zapisu rozszerzenia pamięci ROM.

Jeżeli mikroprocesor systemowy PCI odczytuje rozszerzenie pamięci ROM, automat stanu odczytu/zapisu rozszerzenia pamięci ROM inicjalizuje cykl odczytu dla pamięci nieulotnej na szynie wewnętrznej karty rozszerzeń, aby doprowadzić odczytane dane. Przechwytuje i tymczasowo przekazuje dane w zatrzasku zatrzymywania danych 90 aż do przeprowadzenia wymiany wstępnej, aby dane mogły zostać przekazane do mikroprocesora systemowego PCI na szynie danych PCI. Jeżeli mikroprocesor systemowy PCI zapisuje rozszerzenie ROM, automat stanu odczytu/zapisu rozszerzenia pamięci ROM tymczasowo przechwytuje zapisywane dane z szyny danych PCI i inicjalizuje operację zapisu do pamięci nieulotnej na wewnętrznej szynie danych karty rozszerzeń. Automat stanu odczytu/zapisu rozszerzenia pamięci ROM współdziała z podrzędnym automatem stanu PCI i układem kombinatorycznym oraz podrzędnym automatem stanu szyny wewnętrznej i kombinatorycznym układem logicznym, aby zapewnić wymianę wstępną wymaganą do przekazu danych pomiędzy dwiema szynami.

Dla zastosowań, które nie obejmują mikroprocesora na karcie rozszerzeń, zapewnia się alternatywny sposób wymuszania odczytu zer z bazowego rejestru adresowego rozszerzenia pamięci ROM. Na wejściu wyłączającym pamięci ROM 72 układu interfejsu szyny PCI byłby zwykle sygnał nieaktywny niski, aby umożliwić bitowi wyłączającemu pamięć ROM kontrolę wartości odczytywanej z rejestru. Jeżeli jednak mikroprocesor nie jest dostępny, wejście wyłączające pamięci ROM może być zakończone aktywnym sygnałem wysokim, aby spowodować odczytywanie zer przez bazowy rejestr adresowy rozszerzenia pamięci ROM. Stan wejścia wyłączającego pamięci ROM jest poddawany logicznej operacji OR ze stanem bitu wyłączającego PCI, aby wytworzyć na linii ostatecznego wyłączania pamięci ROM 71 sygnał sterujący multiplekserem 74.

W szczególności na fig. 8 pokazano sieć działań przy współdziałaniu mikroprocesora systemowego PCI, rejestrów konfiguracyjnych karty rozszerzeń i mikroprocesora karty rozszerzeń. Funkcje włączania/wyłączania rozszerzenia pamięci ROM są oznaczone przez etap 92. Czynność wykonywana przez procesor systemowy PCI jest pokazana po lewej stronie figury, a czynność wykonywana przez mikroprocesor karty rozszerzeń jest pokazana po prawej stronie figury. Współdziałanie pomiędzy odpowiednim mikroprocesorem i rejestrami jest pokazane

183 127 strzałką. Strzałka nazwana ponowna próba wskazuje sytuację, gdy wymaga się przejścia procesora PCI w tryb ponownej próby i nie ma on zezwolenia na dostęp do rejestrów konfiguracyjnych. Proces jest rozpoczynany przy włączeniu zasilania systemu PCI (etap 94). Proces przechodzi następnie do etapu 96, w którym mikroprocesor systemowy PCI próbuje uzyskać dostęp do rejestrów konfiguracyjnych karty rozszerzeń PCI i próba zostaje zablokowana przez opisany poprzednio kontroler w układzie interfejsu PCI. Dostęp do rejestrów jest pokazany linią nazwaną odczyt albo zapis konfiguracji, a blokowanie jest pokazane strzałką podpisaną ponowna próba. Proces przechodzi następnie do etapu 98, w którym udziela się dostępu mikroprocesorowi systemowemu PCI, który zapisuje same jedynki do bazowego rejestru adresowego rozszerzenia pamięci ROM. Proces przechodzi następnie do etapu 100, w którym mikroprocesor systemowy PCI odczytuje bazowy rejestr adresowy rozszerzenia pamięci ROM. Proces przechodzi następnie do etapów 102 albo 104. Jeżeli wartość odczytana w rejestrze to same zera, proces przechodzi do etapu 102 i procesor systemowy stwierdza, że pamięć ROM nie istnieje i nie ma potrzeby konfiguracji. Jeżeli wartość odczytana z bazowego rejestru adresowego pamięci ROM nie wynosi zero, proces przechodzi do etapu 104, w którym procesor systemowy stwierdza, że rozszerzenie pamięci ROM istnieje i następnie konfiguruje oraz przekazuje zawartość pamięci ROM do swojej własnej pamięci.

Odnosząc się nadal do fig. 8, podczas okresu, w którym mikroprocesor systemowy PCI ma wyłączony dostęp do rejestru konfiguracyjnego PCI, mikroprocesor karty rozszerzeń PCI (etap 106) zapisuje bit wyłączania pamięci ROM, aby włączyć albo wyłączyć funkcję rozszerzenia pamięci ROM. Program przechodzi następnie do etapu 108, w którym mikroprocesor karty rozszerzeń PCI zapisuje bit udzielania dostępu PCI, włączając dostęp procesora systemowego PCI do rejestrów konfiguracyjnych.

W rozwiązaniu według wynalazku mikroprocesor 12B (fig. 1) na karcie rozszerzeń PCI ładuje wstępnie jednoznaczne wartości do służącego tylko do odczytu rejestru konfiguracyjnego PCI na karcie rozszerzeń, zanim wspomniane rejestry będą dostępne dla systemowego oprogramowania konfiguracyjnego PCI. W konsekwencji, można stosować wspólny układ interfejsu szyny PCI dla wszystkich kart rozszerzeń produkowanych przez różnych sprzedawców i realizujących różne typy funkcji.

W szczególności, mikroprocesor 12B i pamięć nieulotna 12D są zwykle częścią integralnych elementów na karcie rozszerzeń 12. Mikroprocesor 12B i pamięć nieulotna 12A są umieszczone na szynie lokalnej 12C karty rozszerzeń 12. Szyna ta jest oddzielona od szyny PCI 10 za pomocą układu interfejsu szyny PCI 12A. Gdy system komputerowy PCI 13 zostanie włączony, sygnał na linii PCI-RST# (fig. 4) ustawia bit udzielania dostępu PCI w rejestrzejednobitowym 30 na zero. Jednocześnie podrzędny automat stanu PCI i układ kombinatoryczny jako kontroler 31 w układzie interfejsu szyny PCI 12A, aktywuje wybrane linie sygnałowe sterowania PCI, co powoduje wejście mikroprocesora PCI 14 w tak zwany tryb ponownej próby i nie będzie on miał dostępu do rejestrów w układzie interfejsu szyny PCI 12A.

W międzyczasie, gdy mikroprocesorowi PCI 14 odmówi się dostępu do rejestrów w układzie interfejsu szyny PCI 12A, mikroprocesor 12B po wyzerowaniu systemu komputerowego PCI 13 przez włączenie, wykona kod, który odczytuje przypisane wartości rejestru konfiguracyjnego PCI 24 służącego tylko do odczytu z zaprogramowanego miejsca w pamięci nieulotnej 12D (fig. 1), która na przykład, może być pamięcią FLASH, RAM, ROM i tak dalej. Mikroprocesor 12B zapisuje następnie jednoznaczne wartości do rejestru konfiguracyjnego PCI 24 w układzie interfejsu szyny PCI 12A. Aby zwolnić stan ponownej próby, powodujący że mikroprocesor PCI 24 nie ma dostępu do rejestrów konfiguracyjnych i innych w układzie interfejsu szyny PCI 12A, mikroprocesor 12B zapisuje bit udzielania dostępu PCI (fig. 4). Zapisanie tego bitu powoduje, że sygnał ostatecznego dostępu na linii sygnałowej ostatecznego udzielenia dostępu 32 staje się aktywny i podrzędny automat stanu PCI i logiczny układ kombinatoryczny jako kontroler 31 wyłącza aktywowane poprzednio sterujące linie sygnałowe PCI. To z kolei umożliwia mikroprocesorowi PCI 14 dostęp do rejestrów konfiguracyjnych. Wszelki dostęp do tych rejestrów jest sterowany przez

183 127 konfiguracyjne oprogramowanie systemowe 14A wykonywane w mikroprocesorze systemowym PCI 14 (fig. 1).

Może być pożądane użycie układu interfejsu szyny PCI 12A również w zastosowaniach, w których na karcie rozszerzeń 12 nie ma mikroprocesora ani pamięci nieulotnej. Może być również pożądane wykorzystanie układu w specjalistycznym zastosowaniu, w którym dokładne wartości zawarte w rejestrach konfiguracyjnych służących tylko do odczytu nie sądecydujące. W każdym przypadku wynalazek umożliwia, aby funkcja bitu udzielania dostępu PCI była przykrywana przez końcówkę wejściową 22 (fig. 4) w układzie interfejsu szyny PCI 12A. Jeżeli na końcówce 22 przykrywania dostępu PCI jest nieaktywny stan wysoki, to końcówka ta, aby ponowne próby dostępu konfiguracyjnego PCI były sterowane przez bit udzielania dostępu PCI jak opisano wyżej. Jeżeli na tej końcówce jest niski stan aktywny, to końcówka przykryje funkcję bitu udzielania dostępu PCI i umożliwi zwykłą obsługę całego dostępu konfiguracyjnego z szyny PCI 10 bez ponownej próby. W tym przypadku wykorzystuje się domyślne wartości rejestrów konfiguracyjnych PCI 24 służących tylko do odczytu przy włączaniu zasilania i nie udostępnia się możliwości ładowania jednoznacznych wartości.

Fig.2 __

--1

183 127

UKtAO INTERFEJSU SZYNY PCI

LJ

OJ

m cń

LL

183 127

LJ

Cd <

c-ł

<r cn

LL.

183 127

UT cn

LL·

PCI-AD (31:0)

183 127

42.Α

REJESTRY

KONFIGURACYJNE PCI lokalna

SZYNA DANYCH

42C

PCI RST#·

TrEJESTR UOZIELANIA ___

PCI-FRAME#

PCI-IROY# I

PCI-TRDY #

PCI-STOP# I

PCI-OEVSEL#'

BIT UOZIELANIA DOSTĘPU PCI

PODRZĘDNY

KOMBINATORYCZNY

UKŁAD

LOGICZNY

PCI

/	PODRZĘDNY AUTOMAT STANU PCI

46'

LINIA |OSTATECZNEGO

UDZIELENIA DOSTĘPU

OR

JNT KONTR SZYNY PCI

WEJŚCIE UDZIELANIA^

DOSTĘPU PCI

Fig. 6

Fig.7

183 127 \ο ο

cc°2S

2L<fUJ o_>-a: S ^1X1tt§M GŚ<^S etc-/

OO.

t/1 uj*2Z

UJ UJ cc. oz O. LU OfM (χΐ/1 V*fM ==O XiX

M>uj

LjNlCi ^<ί: ΣΖ ^=>2° 3:-S cc =x nj L2ooni — IDCljZ ti-Si/i-U >- clHoZ £Ż£°^Ł3:

cc^g^ra oSrUujl'Λ^Ν'^α<>υΊχ £z<ęouu aHz-^uU cc^5?^cc^z

0^4lu-J ^2 O lj yNoUo.^

Z8=55S§

-4CN \

ts>

a.

<

ni ó

O — — —» U-lj Z< £*

W

CL <

NI <

ζ <

<_> 1/1 0Μ Σ> U4 QJ ^Κί £

ΓΜ

LJ <

3:

2=t z<

oa z

ao cn

LL

CNI

L____;

' -z >- <v UJ aS in

I— 2 UJ >- CE ul S Z 1— UJ υέ u ęN oc ~ 'Ί ,_i

3« a

Φ <

σ _ 2 o — c a a} cl < c o

UJ < (X

NI

O ić en

Dl.

UJ <

cx

Zf o

U- + o S lO

CN °°<i z*g

UJ JL i—3:°l/l-CN >-ccC uii±g <ΰ<

QC-~iiC Olu (Ζ)(χΧ UJ LJ

O§2 ce^uA cl—>UJlj CLCL<r LO_ O ι—οίξ vjo2 OUJO □ U >~ >2 H<o“

3a.<

CJLohC JxC l— „ jOO maui <r uj S<u = o

I—UJ,-,

1/1-Ig

NI vUJ

_. q-ni z —. y-cz uj-J-^Żj NJqNI NI QCqUJ(/1 uj Mim NlMOCO ukcloc • o <M_O *So□ 2§Σ x>9o ujq<q: h*£^g< ui^iźiz ^-LJLJ

S^S=S

UJ UJ'-‘-U Lj—>(-jNI oOgun §52Sg lo-olSeg s?

o

S_l—LŁ §3ź uiOCUJ H- NI óUcc >3:2 </>OM Nlg cc < M §Sg

VI OZ UJ<C . Ljf— >

O>-3:

OCMO

Huu)

UJ _

CE lj qcl U y a-cco

,UJr-.

O <QC

Zuj gM

LJUJ

Og ęF .Sce

Nl^t — i_—LJ uj£^z< γμ2 >-az cr_i—χ UJ LJZ i π INlOLO^r uniccy NlK I Z OOujO □COC—>.X

UJ —

NJU*ljz ^Xac uj §§g£ <<ZL ^Xzs£

UJUJOuj

ZCC ¹ Z

CNI o

183 127

Ο 'χ <L χ

Ο χ·

Ο cn

LL

-----------₍

Departament Wydawnictw UP RP. Nakład 60 egz.

Cena 4,00 zł.

Claims

Zastrzeżenia patentowe

1. Podsystem interfejsu do dołączania kart rozszerzeń do systemu komputerowego, znamienny tym, że zawiera co najmniej jeden rejestr sterujący (52) z co najmniej jednym bitem ustawionym na pierwszy stan, jeżeli rozszerzenie pamięci ROM w pamięci nieulotnej (12D) na karcie rozszerzeń (12) ma być wyłączone oraz bazowy rejestr adresowy (76) do odbierania i przechowywania pierwszego ustalonego wzorca bitowego wygenerowanego przez system komputerowy PCI (13) i źródło (78) generowania drugiego ustalonego wzorca bitowego, oba dołączone do multipleksera (74) wybierania pierwszego ustalonego wzorca bitowego albo drugiego ustalonego wzorca bitowego w odpowiedzi na stan sygnału sterującego, przy czym do multipleksera (74) jest dołączony także obwód logiczny (70) nadzorowania stanu co najmniej jednego bitu, przy czym jeżeli co najmniej jeden bit jest ustawiony na pierwszy ustalony stan ustawiający sygnał sterujący na pierwszy stan elektryczny, multiplekser (74) wybiera drugi ustalony wzorzec bitowy i przekazuje drugi ustalony wzorzec bitowy do systemu komputerowego PCI (13), który sprawdza drugi ustalony wzorzec bitowy i jeżeli jest ustawiony na pierwsząustaloną wartość, wskazuje na brak rozszerzenia pamięci ROM w pamięci nieulotnej (12D) na karcie rozszerzeń (12).
2. Podsystem według zastrz. 1, znamienny tym, że pierwszy ustalony stan stanowi logiczną 1.
3. Podsystem według zastrz. 1, znamienny tym, że ustalona wartość stanowi logiczne 0.
4. Podsystem według zastrz. 1, znamienny tym, że jeżeli co najmniej jeden bit jest ustawiony na drugi ustalony stan ustawiający sygnał sterujący na drugi stan elektryczny, multiplekser (74) wybiera pierwszy wzorzec bitowy i przekazuje pierwszy wzorzec bitowy do systemu komputerowego PCI (13), który sprawdza pierwszy wzorzec bitowy i jeżeli jest ustawiony na drugą ustaloną wartość, wskazuje na obecność rozszerzenia pamięci ROM w pamięci nieulotnej (12D) na karcie rozszerzeń (12).
5. Podsystem według zastrz. 4, znamienny tym, że druga ustalona wartość zawiera logiczne jedynki.