***** *i w* I Twórcawynalazku: Robert Adams Dischert Uprawniony z patentu: RCA Corporation, Nowy Jork (Stany Zjednoczone Ameryki) Uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobodnym Przedmiotem wynalazkujest uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobodnym /typu RAM/,w którymjest zastosowana tablica przegladowa do wytwarza¬ nia sygnalu wyjsciowego z sygnalu wejsciowego, takiego jak sygnal wizyjny.Znane jest zastosowanie pamieci stalej /typu ROM/ do przetwarzania sygnalów cyfrowych z duza szybkoscia. Dane w pamieci stalej sa wstepnie zapisane w komórkach pamieciowych np.za pomoca maski ukladu scalonego lub zastosowania wewnetrznych sciezek. Sygnaly cyfrowe, takie jak np. sygnal wizyjny, sa doprowadzane równolegle do koncówki wejscia 8-bitowego, a stad do 8-bitowego wejscia adresowego pamieci typu ROM. Cyfrowe sygnaly wizyjne moga przychodzic np. z przetwornika analogowo-cyfrowego pracujacego z czestotliwoscia taktowania. Wejscie przetwornika otrzymuje analogowy sygnal wizyjny tak, ze wejsciowy sygnal wizyjny jest próbko¬ wany, a nastepnie kwantowany 8-bitowo/256 poziomów szarosci/ z czestotliwoscia taktowania.Sygnal taktowania, który zasila przetwornikanalogowo -cyfrowyjest takzedostarczany do wejscia odczytu pamieci typu ROM. Dla kazdej mozliwej wartosci sygnalu dostarczanego do adresu pamieci typu ROM istnieje odpowiednia komórka pamieci typu ROM, zawierajaca dane, które moga byc odczytywane z 8-bitowego wyjscia danych pamieci typu ROM, a stad dostarczana na koncówke wyjscia 8-bitowego. Zwykle zastosowana linia ma szerokosc 8-bitów dla zastosowan telewizyjnych, ale moga to byc takze inne wartosci.Przetwarzanie sygnalu wejsciowego zalezy od danych zapamietanych w pamieci typu ROM.Jezeli np. dana zapamietana w kazdej komórce pamieci typu ROM ma wartosc reprezentujaca polowe adresu tej komórki, wyjscie reprezentuje polowe wejscia, a pamiec typu ROM dziala jak tlumik 2:1. Mozliwe sa takie inne funkcje amplitudowe. Na przyklad w celu zapewnienia ograni¬ czenia dane zapamietanew pewnych komórkachpamieci typu ROM maja wartosci reprezentujace polowe adresu tych komórek. Jednakze wszystkie komórki pamieci typu ROM dla adresów powyzej pewnej szczególnej wartosci zawieraja dane reprezentujace polowe tej szczególnej wartosci. Daje to liniowe wzmocnienie równe 1/2 az do wartosci ograniczajacej i brak wzrostu powyzej2 143 234 tej wartosci. W podobny sposób przebiegi podstawy impulsów moga byc wytwarzane za pomoca zapamietania w kazdej komórcepamieci typu ROM danych reprezentujacych adres tych komórek sumowany ze stala wartoscia przesuniecia. Korekcja kontrastu moze byc zrealizowana przez ustawienie wartosci zapamietanych w kazdej komórcepamieci typu ROM odpowiednio do okres¬ lonej z góry funkcji wykladniczej gamma takiej, jak funkcja pierwiastkowa.Znany opisany uklad ma tewade, ze funkcja przeniesieniajest ustalana wpamieci typu ROM.Np. jezeli bylyby uzyte trzy identyczne pamiecitypu ROM, z których kazda kontroluje wzmocnie¬ nie, podstawe impulsu i kontrast jednego z trzech sygnalów reprezentujacych kolor, otrzymywa¬ nych zwidikonu, sterowanie analogowe musialobypoprzedzacprzetwarzanie analogowo-cyfrowe w celu standaryzacjirtrzech poziomów sygnalów wchodzacych do pamieci typu ROM. Przy braku takiej standaryzacji pamieci typu ROM mie moglyby byc stosowane, poniewaz funkcje przeniesie¬ nia nie moglyby sie zmieniac tak, aby spelnic zmieniajace sie warunki. Bylaby oczywiscie mozliwa zrniana pamieci typu ROM, jak przedstawiono w opisie patentowym Stanów Zjednoczonych nr 4 316219, dotyczacym ukladu synchronizacji przystosowanego do róznychsystemów telewizyjnych.Umozliwia on zmiane pamieci typu ROM, przy róznych zastosowaniach, nie rozwiazuje jednak problemu zwiazanego z napotykanymi podczas pracy zmianami.Z tego wzgledu pozadane jest opracowanie ukladu przetwarzania sygnalów, który moze zmieniac funkcje przeniesienia podczas pracy.Znany jest uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobod¬ nym do przetwarzania wejsciowych sygnalów cyfrowych zgodnie z funkcjaprzeniesienia zapamie¬ tana przez tablice przegladowa. Uklad ten posiada pierwszy kanal przetwarzania sygnalów zawie¬ rajacyprzynajmniej pierwsza pamiectypu RAM,której wejscie adresowejestdolaczonedo wejscia danych i koncówkajest dolaczona do wyjscia danych.Wedlugwynalazkupierwszykanal przetwarzania sygnalów zawieradruga pamiec typu RAM, której wejscie adresowe jest dolaczone do wejscia danych i koncówka danych jest dolaczona do wyjscia danych, do którego jest dolaczona przez przelacznik i szyne danych, zródlo sygnalów parametrów funkcji przeniesienia zawierajace polaczone równolegle kodery dolaczone z drugiej strony do mikroprocesora z koncówka wygaszania. Mikroprocesor jest dolaczony poprzez szyne adresowa do pamieci typu RAMorazjest polaczony równolegle z pamiecia typu RAMi pamiecia typu ROM. Na wejsciu danych jest wlaczony pierwszy przelacznik, którego pierwsze wyjscie jest dolaczone do wejscia adresowego pierwszej pamieci typu RAM i drugie wyjscie jest dolaczone do wejscia adresowego drugiej pamieci typu RAM, a wyjsciejestdolaczone do wejscia danych ukladu przetwarzania. Na wyjsciu danych jest wlaczony drugi przelacznik, którego pierwsze wejscie jest dolaczone do koncówki danych pierwszej pamieci typu RAM, drugie wejscie jest dolaczone do koncówki danych drugiej pamieci typu RAM i wyjscie jest dolaczone do wyjscia danych ukladu przetwarzania. Trzeciprzelacznik mapierwsze wyjscie dolaczone do wejscia adresowego pierwszej pamieci typu RAM i drugie wyjscie dolaczone do wejscia adresowego drugiej pamieci typu RAM.Szyna adresowa laczyze soba wejscie trzeciego przelacznikag)amiec typu RAM, pamiectypu ROM i mikroprocesor. Natomiast czwarty przelacznik ma pierwsze wyjscie dolaczone do koncówki danych pierwszej pamieci typu RAM i drugie wyjscie dolaczone do koncówki danych drugiej pamieci typu RAM. Szyna danych laczy ze soba wejscie czwartego przelacznika, pamiec typu RAM,pamiec typu ROM i mikroprocesor oraz dekodery.Natomiast z drugiej strony pamiec typu RAM, pamiec typu ROM i mikroprocesor laczy szyna sterowania z dwiema pamieciami typu ROM.W wielokanalowym wykonaniu wynalazku uklad zawiera drugi kanal przetwarzania sygna¬ lów i trzeci kanal przetwarzania sygnalów dla poszczególnych kolorów telewizyjnego sygnalu cyfrowego, z których kazdy ma pierwsza i druga pamiec typu RAM. Koncówkiadresowe drugich pamieci typu RAM sa dolaczone poprzezjedne koncówki przelaczników poszczególnych kolorów do wejsc danych poszczególnych kolorów,wzgledniepoprzez drugie koncówki tych przelaczników do szyny adresowej. Koncówki danych drugich pamieci typu RAM sa dolaczone poprzez jedne koncówki przelaczników poszczególnych kolorów do wyjsc danych poszczególnych kolorów, wzglednie poprzez drugie koncówki tych przelaczników do szyny danych. Drugie wyjscia pamieci typu RAM sa polaczone ze soba, natomiast szyna danychjest dolaczona poprzez koder selektora kanalów do mikroprocesora.143 234 3 Przedmiot wynalazku jest przedstawiony w przykladach wykonania na rysunku, na którym fig. 1 przedstawia znany ukladprzetwarzania sygnalów z pamiecia typu ROM, fig.2-uklad przetwa¬ rzania z pamiecia typu RAM wedlug pierwszego wykonania wynalazku, fig. 3-drugie wykonanie ukladu przetwarzania sterowanego mikroprocesorem i fig. 4-uklad wielokanalowy.Uklad przetwarzania sygnalów cyfrowych wedlug wynalazku jest przedstawiony na fig. 2, która przedstawia uklad o konfiguracji wlasciwej do zastosowania w jednym kanale kamery telewizyjnej.Pamiectypu ROM 14 z fig. 1 zostala zastapiona pamiecia typu RAM 22 w celu umozliwienia sterowania funkcja przeniesienia pomiedzy wejsciem 10 danych i wyjsciem 20 danych podczas sterowania. W czasie normalnej pracy dla przykladu 8-bitowy cyfrowy sygnal wizyjny z lampy kamery i przetwornika analogowo-cyfrowego /nie pokazanych/ jest podawany na wejscie 10 danych, a z niego na biegun w polozeniu A 8-bitowego przelacznika 24 /8 biegunów, po 1 na bit/.Koncówka O przelacznika 24 jest polaczona z wejsciem adresowym 12 pamieci typu RAM 22.Sygnal taktowania danychjest podawany na wejscie 16 taktowaniaodczytu pamieci typu RAM 22.Wówczasgdyprzelacznik 24jest w polozeniu A, danez wejscia 10 sa podawane nawejscie adresowe 12 pamieci typu RAM 22. Wejscie sterowania 30 z odczytem zapisu pamieci typu RAM 22 jest dolaczonedo koncówkiO przelacznika 28. Biegun przelacznika 28 w polozeniu Ajest polaczony z masa. Wówczas gdy przelacznik 28 znajduje sie w polozeniu A, wejscie sterowania 30 odczytem zapisem jest polaczone z masa, co powoduje ustawienie pamieci typu RAM 22 w stanie pracy z odczytem. Dla kazdej wartosci danych wejsciowych podanychjako adres do pamiecitypu RAM 22 istnieje odpowiednia komórka pamieci, która zawiera dane zgodne z uprzednio zapamietana funkcja przeniesienia. Dane zapamietane w komórcepamieciowej odpowiadajace wartosci sygnalu wizyjnego dostarczanego do wejscia 10 danych, pojawiaja sie na koncówce 18danych pamieci typu RAM 22 przy kazdym impulsie taktowania. Koncówka 18 danych pamieci typu RAM 22 jest dolaczona do koncówki O 8-bitowego przelacznika 26. Biegun w polozeniu A przelacznika 26 jest dolaczony do wyjscia 20 danych. Wówczas gdy biegun przelacznika 26 jest w polozeniu A, koncówka 12 danych pamieci typu RAM 22 jest polaczona z wyjsciem 20 danych.Wszystkie przelaczniki 24,26 i28 posiadaja wejscia sterowania O. Jezeli napiecie odpowiada¬ jace wartosci logicznej uO" /masa w logiceTTL/jest podawane na wejscie sterowania,przelacznik przyjmuje polozenie A. Jezeli napiecie odpowiadajace wartosci logicznej tt1" /+S V w logiceTTL/ jest podawane na wejscie sterowania, przelacznik przyjmuje polozenie B. Chociaz przelacznik pokazano w postaci mechanicznej, nalezy zaznaczyc, ze przelaczniki 24, 26 i 28 w zalecanym wykonaniu sa przelacznikami elektronicznymi.Wyjscie przerzutnika44jestpolaczone z koncówkamiwyjsciowymi przelaczników24,26 i 28.Wówczasgdy przerzutnik 44 jest zerowany, wartosc logiczna "O" zostaje podana na przelaczniki 24,26 i 28. W tym przypadku wszystkie przelaczniki przyjmujapolozenie A iuklad dziala wsposób opisany powyzej.Dopóki zawartosci pamieci typu RAM 22 sa niezmienione, dziala ona dokladniejak pamiec typu ROM 14 z fig. 1, zapewniajac zmiane amplitudy wedlug zaprogramowanej funkcji.Zakladajac, ze podstawa impulsu czy funkcja wzmocnienia lampy kamery poszczególnego kanalu zmienia sie, moze byc pozadana zmiana programu tzn. funkcji przeniesienia pamieci typu RAM 22. Tezmiany staja sie zwykle widoczne, gdy kamera pracuje. Uzytkownik zwykle nie ma mozliwosci analizowania pozadanej funkcji przeniesienia i przeprogramowania pamieci typu RAM. W wyniku tego kamera sprzedawana uzytkownikowi musi posiadac pewne elementy do regulacji funkcji przeniesienia. W idealnym przypadku zapewnione elementy beda podlegaly sterowaniu przez uzytkownika, które realizuje sie w ten sam sposób, jak analogowe funkcje podstawy impulsu lub wzmocnienia, do których uzytkownik jest przyzwyczajony.Wedlug wynalazku zmiany zostaja zapoczatkowane przez wprowadzenie nowych war¬ tosci wzmocnienia i podstawy impulsu do odpowiednich koderów cyfrowych 32 i 34.'Tenowe wartosci wzmocnienia lub podstawy impulsu wystepuja odpowiednio na 8-bitowych wyjsciach 36 i 38 i sa dostarczane na 8-bitowe wejscia 8-bitowego ukladu mnozacego 40 i 8- bitowego sumatora42. Kodery 32 i34wytwarzaja takze na wyjsciach46 i 48 sygnalywskazujace, ze koderyposiadaja nowewartoscidostepneodpowiedniona 8-bitowych wyjsciach 36i38. Wyjscia46 i 48 z nowymi wartosciami sa dolaczone odpowiednio do pierwszego i drugiego wejscia elementu4 143 234 LUB60. Sygnal wyjsciowy elementu LUB60jest sygnalem bramkujacym, któryjest podawany na jedno wejscie elementu I 50. Drugie wejscie elementu I 50 odbiera sygnal wygaszania pola z ukladów synchronizacji /nie pokazanych/ w komorze. Wyjscie elementu I 50 dostarcza sygnal rozkazu wprowadzania danych, który wystepuje tylko podczas okresu wygaszania pola w celu unikniecia w wyswietlanym obrazie mozliwych zaklócen powodowanych zmianami funkcji prze¬ niesienia podczas czynnego sygnalu wizyjnego. Jezeli jest to wymagane, mozna spowodowac wystepowanie sygnalu wprowadzania danych w czasie kilku okresów wygaszania linii.Sygnal wprowadzania danych z elementu I 50 jest podawany na wejscie przelaczajace S przerzutnika 44.Przerzutnik 44 podaje sygnal wyjsciowy, który steruje przelacznikami 24,26 i 28.Jak opisano powyzej, gdy przerzutnik 44 jest przelaczony, wszystkie przelaczniki 24, 26 i 28 przyjmuja polozenie B. Zródlo 52 dostarcza napiecia do bieguna w polozeniu B przelacznika 28.Jezeli przelacznik 28 jest w polozeniu B, wejscie sterowania 30 odczytem zapisem pamieci typu RAM 22 posiada napiecie podawane przezzródlo 52 ustawiajacepamiectypu RAM 22 wstanpracy z odczytem. Przerzutnik 44jest takze dolaczony do wejscia przelaczajacych R generatora adreso¬ wego 54. Jezeli przerzutnik 44 jest przelaczony, generator adresowy 54 jest przelaczany do zera.Impulsowy sygnal taktujacy wprowadzania danych odebrany na wejsciu 56 z generatora taktuja¬ cego /nie pokazanego/jest dostarczany nawejscie 58 taktowaniazapisu pamieci typu RAM22 i na wejsciu sterowania C generatora adresowego 54. Wyjscie 59 generatora adresowego 54jest pola¬ czone z biegunem w polozeniu B przelacznika 24 i z drugim wejsciem ukladu mnozacego 40.Generator adresowy 54 podaje sekwencyjnie, z czestotliwoscia taktujaca wprowadzenia danych binarne sygnaly adresowe reprezentujace liczbydziesietne odOdo255. Jezeliprzelacznik 24 znajduje sie w polozeniu B, te sygnaly adresowe sa czesto dostarczane do wejscia adresowego 12 pamieci typu RAM 22. Czestotliwosc generatora taktujacego wprowadzanie danych jest dobrana tak, aby umozliwic wytwarzanie przez generator 34 adresów, w liczbie 255 w okresie wygaszania pola.Sygnaly adresowe dostarczane do ukladu mnozacego 40 sa mnozone przez wzmocnienie okreslone przez koder 32 wzmocnienia. Wynikowy, iloczynowy sygnal wyjsciowy jest doprowa¬ dzany do sumatora42. Dla przykladujezeli wzmocnienie wynosi 1, wtedy adresy zgeneratora 54 sa podawane w postaci niezmienionej do sumatora 42 /mnozone przez 1/, jezeli wzmocnienie jest równe 1/2, wtedy podawane sa takze sygnaly reprezentujace polowe wartosci adresu.Sumator 42 dodaje podstawe impulsu/przesuniecie pradu stalego /okreslona przez koder 34 do sygnalu iloczynowego. Wynikowysygnal sumarycznyjest dostarczany na biegun w polozeniu B przelacznika 26. Wówczas gdy przelacznik 26 jest w polozeniu B, sygnal z sumatora 42 jest podawany na koncówke 16, która spelnia role wejscia danych.Wyjscie O nadmiaru generatora adresowego 54 jest dolaczone do wejscia przelaczajacego B przerzutnika44. Wówczasgdy generator 54 podaje na wyjscie 59 sygnal odpowiadajacy dziesietnej liczbie 255, wyjscie O nadmiaru generatora 54 zapewnia sygnal wyjsciowy o wysokim poziomie w celu przelaczenia wejscia R przerzutnika 44, który wskazuje, ze zapis w pamieci typu RAM 22 zostal zakonczony.Przerzutnik 44jest wyzerowany i przelaczniki 24,26 i 28 przyjmuja polozenie A, jak pokazano na fig. 2. Równiez wejscie sterowania 30 odczytem zapisu pamieci typu RAM 22 jest uziemione. W wyniku czego pamiec typu RAM 22 zostaje ustawiona w stan pracy z odczytem. Z tego powodu sygnaly przychodzace na wejscie 10 moga byc teraz dostarczane do pamieci typu RAM 22 przez przelacznik 24 i przetwarzane w niej zgodnie z nowymi funkcjami przeniesienia wzmocnienia i podstawy impulsu oraz sygnal wyjsciowy dochodzi do wyjscia 20 przez przelacznik 26.Fig. 3 przedstawia ukladprzetwarzania sterowanymikroprocesorem,w którymodpowiednim elementom nadano podobne do poprzednich oznaczenia. Pamiec typu RAM 22 z fig. 2 zostala zastapiona przez dwie pamieci typu RAM 22x i 22y. Umozliwia to przetwarzanie przez jedna pamiec typu RAM sygnalu wizyjnego, podczas gdy druga pamiec typu RAM moze miec funkcje przeniesienia zmieniana podczas czesci czynnego sygnalu wizyjnego wybieranej osnowy obrazu telewizyjnego bez powodowania zaklócen w ogladanej scenie. Dlaprzykladu, dlaprzelacznikóww polozeniach przedstawionych na fig. 3, przelacznik 320 kieruje dane wizyjne na koncówce 10 do wejscia adresowego 12x pamieci typu RAM 22x i przelacznik 330 laczy koncówke 18x danych z143234 5 wyjsciem 20 danych wizyjnych. W ten sposób pamiec typu RAM 22x przetwarza sygnal wizyjny zgodnie z zawarta w nim funkcja przeniesienia.Blok 300jest sterowany mikroprocesorem 302. Szyna adresowa 308 mikroprocesora 302jest polaczonazkoncówka O przelacznika 304 i szyna 310 danych mikroprocesora302jestpolaczona z koncówka O przelacznika 306. Blok 300 przenosi przez 8-bitowa szyne 310 danych sygnaly, które moga byc wytwarzane przez dowolne, przylaczone do niej zródlo sygnalu. Zródlami sygnalu sa koder 32wzmocnienia, koder 35 kontrastui koder 34 podstawy impulsu. Mogabycstosowane inne zródla, takiejak przelacznikipokretne lub potencjometryz przetwornikami analogowo-cyfrowymi polaczone z odpowiednimi wyjsciami.Pamiec typu ROM 314 bloku 300 zawiera trwale zaprogramowane równanie reprezentujace rózne czynniki wplywajace na funkcje przeniesienia. Np. jezeli jest dana funkcja wzmocnienia, podstawy impulsu i kontrastu,waznajest informacja, czypodstawe impulsu nalezy podawacprzed czy po korekcji kontrastu. Jezeli funkcja bloku jest korekcjabledów wytwarzanych przez lampe kamery, dodanie podstawy impulsu powinno poprzedzac korekcje kontrastu. Z drugiej strony, jezeli dodanie podstawy impulsu ma kompensowac pózniej wystepujace przesuniecia skladowej stalej, korekcjakontrastupowinna poprzedzac dodanie podstawy impulsu. Pamiec typu ROM314 zawiera takze zespól instrukcji do przeprowadzania obliczen.Blok 300 zawiera takze pamiec trwala, która moze byc np. pamiecia typu RAM 512 z zasilaniem bateryjnym w razie awarii. Pamiec typu RAM 312 rejestruje aktualna wartosc róznych przetwarzanych parametrów. W szczególnym przykladzie pamiec trwala moze zawierac liczbe 0,5 reprezentujacaaktualna wartosc wzmocnienia, wartoscpodstawy impulsu, która moze byc aktual¬ nie na przyklad równa O, wartosc kontrastu, która moze byc równa0,3. Przy zalaczaniu mikropro¬ cesor 302 oblicza wartosc funkcji przeniesienia dla pierwszej wartosci adresu pamieci typu RAM 22x i 22y. Mikroprocesor 302 wykorzystuje trzy wartosci zapamietane w pamieci trwalej 312, w odpowiednim równaniu zapamietanym w pamieci typu ROM 314 /odpowiednio do tego np. czy korekcjakontrastu poprzedza, czy nastepujepo dodaniu podstawy czasu/. Po dokonaniuobliczen wynik zostaje zapamietany w pamieci typu RAM 22y, zakladajac, ze przelaczniki 304 i 306 sa w polozeniu A, jak pokazano na fig. 3. Mikroprocesor 302 odnosi sie wtedy do drugiego adresu, ponownie wykonuje obliczenia i rejestruje wynik w pamieci typu RAM 22y. Mikroprocesor 302 nadal etapowo odnosi sie do adresów i dla kazdego etapu dokonuje obliczenia dajace zadana funkcje przeniesienia.Na koncu okresu obliczania przelaczniki 304,306,320 i 330 sa przelaczane podczas nastep¬ nego okresupola przez mikroprocesor302 dzialajacy poprzez linie sterowania 322 przelacznika dla uzyskania polozen przeciwnych niz pokazane na fig. 3. W wyniku tego dane wizyjne na wejsciu 10 sapodawane przez przelacznik320 do wejscia adresowego 12y pamieci typu RAM 22y iprzelacznik 330 laczy koncówke 18y danych pamieci typu RAM 22y z koncówka wyjsciowa 20. Pamiec typu RAM 22y przetwarza teraz sygnal wizyjny zgodnie z zapamietana w niej nowa funkcja przeniesie¬ nia. Przelaczniki 304 i 306 lacza szyne adresowa 308 i szyne 310 danych odpowiednio z wejsciem adresowym 12y i koncówke 18x danych pamieci typu RAM 22x.Wówczas gdy wystepuje nastepna potrzeba zmiany funkcji wzmocnienia, kontrastu i podstawy impulsu nowe wartosci zostaja zarejestrowane w pamieci typu RAM 22x. Podczas nastepnego okresu pola przelaczniki 320,304,306 i 330 sa przelaczane w polozenie pokazane na fig. 3 i w wyniku tego pamiec typu RAM 22x ponownie przetwarza sygnal wizyjny.W ukladach, gdzie tolerowane sa przerwy sygnalu wizyjnego, jak np. w czasie regulacji przy naprawie, jest mozliwe stosowanie tylko jednej z pamieci typu RAM 22x i 22y.W takich ukladach wyjsciowy sygnal wizyjny móglby byc wylaczony podczas ladowania pamieci typu RAM.Fig.4 przedstawia wielokanalowe wykonanie ukladu przetwarzania, w którym odpowiednio odnosniki sa zastosowane do odpowiednich elementówi dodane salitery R,G,B do odnosników w celu wskazania elementów w kanalach koloru czerwonego, zielonego i niebieskiego. Jak pokazano na fig. 4, koder400 selektora kanalów okresla, który kanal ma zmienionywspólczynnikprzeniesie¬ nia poszczególnej pamieci typu RAM 22R lub 22B. Nastepnie mikroprocesor 302 adresujejedynie te szczególna pamiec RAM dla zapewnienia zmiany funkcji przeniesienia. Jezeli istnieje wymaga¬ nie, aby wszystkie kanaly mialy te sama funkcje przeniesienia, wszystkie pamieci RAM bylyby adresowane na wprowadzanie danych w tym samym czasie. Poza tym, moga byc stosowane dwie6 143 234 pamieci typu RAM na kanal, w wykonaniu z pojedynczym kanalem z fig. 3. Nastepnie nowe wspólczynniki moga byc wprowadzane do pamieci typu RAM 312 podczas odliczania. Po zakon¬ czeniu obliczania, podczas nastepnego okresu polanowe wspólczynniki moga bycszybkoprzenie¬ sione z pamieci typu RAM 312 do przynajmniej jednej z pamieci typu RAM 22R^2B i 22G.Powoduje to, ze nieciagloscsygnalu wizyjnegojest krótkai wystepujejedynie podczas okresupola.W celu zmniejszenia nawet tej krótkiej nieciaglosci sygnal wygaszania moze byc podany przynaj¬ mniej do jednego z wyjsc 20G, 20B i 20R podczas wystepowania nieciaglosci. Dla pewnych zastosowan ta procedura eliminuje koniecznosc zastosowania dwóchpamieci typu RAMnakanal.Przyjmuje sie, ze mozliwych jest wiele innych wykonan w zakresie tego wynalazku. Dla przyklad kodery 32,34 i 33 moga zawierac pamiec, pamiec typu RAM 312 moze byc wówczas typu nietrwalego.Nastepnie, jezeli obliczenie nowej wartosci przegladowej jest zbyt skomplikowane i nie jest wymaganych wiele obliczen, wtedy te obliczenia moga bycwykonane wczesniej i zarejestrowane w pamieci typu ROM 314. We wlasciwym czasie, dane przegladowe moga byc przenoszone do pamieci typu RAM 22x lub 22y. Ponadto czesciowe obliczenia moga byc dokonywane wczesniej, przy czym koncowe obliczenia dokonywane sa tuz przed wymienionym przeniesieniem.W niniejszym opisie i zastrzezeniach pamiec typu RAM oznacza pamiec o dostepie swobod¬ nym zapisu/odczytu. Nastepnie okreslenie "duza szybkosc" oznacza, ze pamiec typu RAM moze pracowac z czestotliwoscia danych sygnalu.Zastrzezenia patentowe 1.Uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobodnym do przetwarzania wejsciowych sygnalów cyfrowych zgodnie z funkcja przeniesienia zapamietana przez tablice przegladowa, posiadajaca pierwszy kanal przetwarzania sygnalów zawierajacy przy¬ najmniej pierwsza pamiec typu RAM, której wejscie adresowejest dolaczone do wejscia danych i koncówka danych jest dolaczona do wyjscia danych, znamienny tym, ze pierwszy kanal przetwa¬ rzania sygnalów zawiera druga pamiec typu RAM (22y), której wejscie adresowe (12y) jest dola¬ czone do wejscia (10) danych i koncówka (18y) danych jest dolaczona do wyjscia (20) danych, do któregojest dolaczone poprzezprzelacznik (306) i szyne (310) danych zródlo sygnalówparametrów funkcji przeniesienia zawierajace polaczone równolegle kodery (32,34,35) dolaczone z drugiej strony do mikroprocesora (302) z koncówka wygaszania, który jest dolaczony poprzez szyne adresowa (308) do pamieci typu RAM (22y) orazjest polaczony równolegle z pamiecia typu RAM (312) i pamiecia typu ROM (314), na wejsciu (10) danych jest wlaczonypierwszy przelacznik (320), którego pierwsze wyjsciejest dolaczone do wejscia adresowego (12x) pierwszej pamieci typu RAM (22x), a drugie wyjsciejest dolaczone do wejscia adresowego (12y) drugiej pamieci typu RAM (22y), wejscie jest dolaczone do wejscia (10) danych ukladu przetwarzania, a na wyjsciu (20) danych jest wlaczony drugi przelacznik (330), którego pierwsze wejscie jest dolaczone do koncówki (18x) danych pierwszej pamieci typu RAM (22x), drugie wejsciejest dolaczone do koncówki(18y) danych drugiej pamieci typu RAM (22y), a wyjscie jest dolaczone do wyjscia (20) danych ukladu przetwa¬ rzania, trzeci przelacznik (304) ma pierwsze wyjscie dolaczone do wejscia adresowego (12x) pierwszej pamieci typu RAM (22x), a drugie wyjscie dolaczone do wejscia adresowego (12y) drugiej pamieci typu RAM (22y), przy czym szyna adresowa (308) laczy ze soba wejscie trzeciego przela¬ cznika (304), pamiec typu RAM (312), pamiec typu ROM (314) i mikroprocesor (302), natomiast czwarty przelacznik (306) ma pierwsze wejscie dolaczone do koncówki (18x) danych pierwszej pamieci typu RAM (22x), a drugie wejscie dolaczone do koncówki (18y) danych drugiej pamieci typu RAM (22y), przy czym szyna (310) danych laczy ze soba wyjscieczwartego przelacznika (306), pamiec typu RAM (312), pamiec typu ROM (314) i mikroprocesor (302) oraz dekodery(32,34,35), natomiast zdrugiej strony pamiec typu RAM (312), pamiec typu ROM (314) i mikroprocesor (302) laczy szyna sterowania z pamieciami typu RAM (22x, 22y).143 234 7 2.Uklad wedlug zastrz.1, znamienny tym, ze zawiera drugi kanal (10B,304B,22B,306B,20B) przetwarzania sygnalów i trzeci kanal (10G,304G,22G,306G,20G) przetwarzania sygnalów dla poszczególnych kolorów telewizyjnego sygnalu cyfrowego, z których kazdy ma pierwsza i druga pamiec typu RAM, przy czym koncówki adresowe (12R,12B,12G) drugich pamieci typu RAM (22R,22B,22G) sa dolaczone poprzez jedne koncówki przelaczników (304R,304B,304G) poszcze¬ gólnych kolorów do wejsc (10R,10B,10Q danych poszczególnych kolorów wzglednie poprzez drugie koncówki tych przelaczników do szyny adresowej, a koncówki (18R,18B,18G,) danych drugich pamieci typu RAM(22Rf22B,22G) sa dolaczone poprzez jedne koncówki przelaczników (306R,306B,306G)poszczególnych kolorówdo wyjsc(20R*20B,20G)danychposzczególnych kolo¬ rów wzglednie poprzez drugie koncówki tych przelaczników do szyny (310) danych, przy czym drugie wyjscia pamieci typu RAM (22R,22B,22G) sa polaczone ze soba, natomiast szyna (310) danych jest dolaczona poprzez koder (400) selektora kanalów do mikroprocesora (302).Fig. I Fig. 2143 234 H'h 3121 300 IRb^ 3021 W22 ** -310 321 35 ¦^34 /fy J143 234 IOR IOB IOG •^-zlif304B| rHil _TT" I8R 22BI WB 2261 =4c B«J " L IfiG Ir 20R 20 B 30661 20G Hio H'h 3121 3141 3021 k322 */» 300 -310 32 35 400- "^34 F/g. 4 PL PL PL PL