JPH03127561A - フェード装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ビデオカメラ等における特殊効果を実現する
フェード装置に関する。

（ロ）従来の技術 特開昭６２−１４１８６５号公報（ＩＯ４ＮＳ／２６５
）には、デジタルメモリを利用してフェード処理を行な
う構成について開示がある。

（ハ）考案が解決しようとする課題 ところで、上記公報に記載されている構成では、予め定
められた輝度レベルとメモリからの出力を切り換えるた
めに、輝度のレベルについては３段階しかなく連続的に
輝度を変更することができない。段階を多くするために
は、所定のレベルを発生する手段を数多く設けなければ
ならず、構成が複雑となるばかりか、調整の作業も多く
なってしまう。

（ニ）課題を解決するための手段 そこで、本発明ではフィールドメモリを用いて、巡回フ
ィルタを形成することで、連続的なフェード動作を簡単
な構成により実現するものである。

（ホ）作用 すなわち、入力映像信号と所定レベルの信号のうちいず
れか一方をメモリ内に記憶させ、両信号の演算結果を再
びメモリに書き込む動作を繰り返すことにより徐々に輝
度レベルを変更することができる。

（へ）実施例 以下図面に従い本発明の詳細な説明する。第１図は本発
明の実施例を示すブロック図、第２図は更に具体的な溝
底を示すブロック図である。

図において、１はＡＤ変換された映像信すの入力端子、
２は処理されたデジタル映像信号の出力端子、３は映像
信号の１フレ一ム分を記憶することができるフレームメ
モリ、４はフレームメモリ３の出力と入力映像信号とを
演算する第１演算回路、５は入力映像信号と定数倍回路
６の出力の間で演算を行なう第２演算回路である。

この回路では次のような動作が行なわれる。すなわち、
入力されたデジタル映像信号は、第１演算回路４で、フ
レームメモリ３の出力（フレーム遅延した信号になる）
との差を求められる。フレームメモリの出力をＸで表わ
し、入力デジタル映像信号をＸで表わすと、第１演算回
路４の出力は（Ｘ　−ｘ　）と表わせる。

この結果かに倍されて、第２演算回路５で、元の入力映
像信号から減算が行なわれる。従って、出力映像信号ｙ
、は、次のようになる。

ｙ＝ｘ−Ｋ（Ｘ−ｘ） ＝（１−Ｋ）ｘ＋ＫＸ・・・・（１） そしてこの信号ｙがメモリに書き込まれることになる。

尚、Ｋは１＞Ｋ＞Ｏの範囲の値に選定される。後述のよ
うにこの値の設定で、フェード回路の動作が異なる。

ここでメモリに最初に一定レベル、例えば臼レベル（１
６進表記でＦＦＨ）を記憶せしめるようにする。こうす
ると、初め、メモリ３からの出力は、臼レベルであるが
、ｉ前鼻を繰り返すこと：二よりその比率が徐々に少な
くなって行くことになる。つまり最初は山−色であった
出力信号が、徐々に入力映像信号と演算されて、白レベ
ルの割合が徐々に少なくなる（Ｋの値が１より小さいか
ら）。つまり、最初は白かった画面が、徐々に入力映像
信号に代わっていくフェードイン動作が実行されること
になる。

また逆に、フレームメモリ内に入力映像信号を記憶せし
めて、入力端子ｌから所定レベル（例えば臼レベル）の
信号を供給するならば、次第に映像が消えていき、つい
には所定レベルの信号となるフェードアウト動作が実行
されることになる。

ただし、この場合、映像信号は静止画となる。

ここで、フェード動作の様子は、定数倍回路の定数、す
なわちＫの値と、メモリの書き込み動作の周期によって
定まる。ここで周期というのは、出力信号ｙを書き込む
周期のことであり、ｍフィールドに１フイ一ルド分を書
き込むようにするならば、フェード処理による映像の変
化はｍフィールドを周期とすることになる（ｍフィール
ド毎に変化する）。

第１図のＩｌｌ戊は、フレームまたはフィールドメモリ
を有するその他の機能を備えた回路と共用することがで
きる。第２図はＤＮＲ（デジタルノイズリデューサ）の
溝底と共用した場合を示している。

第２図において、第１図と共通の要素には同一の符号を
付して、説明を省略する。

この回路では、３個のセレクタ７〜９が追加されている
。第１セレクタ７は回路に供給される固定のレベルを選
択する。第２セレクタ８は第１演算回路４及び第２演算
回路５のプラス入力に供給する信号を選択する。第３セ
レクタ９は第１演算回路のマイナス入力に供給する信号
全選択する。

第１セレクタ７の選択制御は、第１制御人力１３に供給
される第１制御信号により行なわれる。

峯２及び第３セレクタの選択制御は第２制御人力】４に
入力される第２制御信珍により行なわれる。ここで、第
１制御信号はフェード動作が輝度信号か色信号のどちら
で行なわれるかを決定する。というのは、第２図の隋或
は輝度信号、色信号どちらの信号についても共通となる
からである。つまり、購或上は、色信号と輝度信号とで
差はない。

そこで、どちらの信号でも使用できる購１戊にしておい
て、所定レベルの選択によりそれぞれの信号に対応する
ものである。

第１セレクタ７には３つの固定レベルが供給されるよう
に、第２図では示されている。ここで、Ｆ　Ｆ　ｌ（は
、輝度信号の白レベルに、４Ｆｌｌは黒レベルに対応す
る（輝度信号については８ピントで量子化されている）
。また、ＩＦＨは色信号における中・ひレベルに対応す
る。これは１０信号が６ビツトでｆｆｉ　？ｒ化されて
いるからである。

次に動作を説明する。まず輝度信号系でのフェードイン
動作について説明する。入力端子１にはフェード処理す
べき輝度信号が量子化されて入力される。そしてこの輝
度信号が第２セレクタ８により選択されて、第１演算回
路４に供給される。第３セレクタ９はフレームメモリ３
のの出力を選択する。そこで、第１演算回路４では入力
輝度信号からメモリに記憶された信号が減算される。

第Ｘ演算回路の出力はに倍されて、第２演算回路５に出
力される。第２演算回路５には他に第２セレクタ８から
の入力輝度信号が供給される。そこで、第２演算回路５
では、入力輝度信号から定数倍回路６の出力が減算され
る。

ここで、フレームメモリ３に初期設定として、自レベル
（ＦＦ）Ｉ）が記憶される。このためには、フェード動
作の開始に先立ち、８Ｊｌセレクタ７、第２セレクタ８
で白レベルＦＦＨを選択して、フレームメモリ３に供給
する。このとき、定数倍回路の出力は遮断して、第２演
算回路５には何も供給しないようにする。

同様に選択を行なって、フレームメモリ３に初期設定す
るレベルを４ＦＨにするならば、初期画面が黒レベルの
みの状態から徐々に映像が生じるフェードイン動作を実
行する。

最終的に、白レベルの状態となるフェードアウト動作で
は第２セレクタ８は、第１セレクタ７で選択された臼レ
ベルの信号を選択し、第３セレクタ９はフレームメモリ
３の出力を選択する。

フェードアウト動作の開始時点ではフレームメモリ内に
は最終の映像信号が記憶されている。つまり、ＤＮＲ回
路のフレームメモリには常に映像信号が書き込まれてい
るが、フェードアウト動作を指定すると、最終的にフレ
ームメモリ内に記憶された映像信号が処理されて行くこ
とになる。

そして、演算が繰り返されるたびにこの映像信号はレベ
ルが小さくなり、第２セレクタがらの臼レベルの信号が
支配的になり、フェードアウトが実行される。

最終的に黒レベルとなるフェードアウト動作の場合は、
第１セレクタで選択されるレベルを黒レベルにすればよ
い。

次に、色信号でフェード処理を行なう場合について説明
する。色信号は実施例の場合、６ビツトで量子化されて
いる。そして、この信号は色差信号であり、色のない状
態はレベル的にはちょうど中−１：、１１Ｋを取ること
になる。ここでは量子化のビット数、６ビツトから考え
ると、中心値はＩＦＨとなる。

そこで、色信号のフェード処理では、所定のレベルとし
て、ＩＦＩ（が第１セレクタ７で選択される。フェード
イン動作では初期設定で、フレームメモリ内に色差信号
の中・し）値ＩＦＨが書き込まれる。そして、第２セレ
クタ８は入力色差信号を、第３セレクタ９はメモリ３出
力を選択するのは。

輝度信号のフェードイン動作と同じである。そして、こ
のときには、色のない状態から徐々に色が付く動作が行
なわれる。

逆に色信号に付いてのフェードアウト動作では、色の付
いている状態から、徐々に色のない状態へと変化するこ
とになる。この場合、初期設定ではフレームメモリには
！！に終の映像信号の色差信号が記憶され、第２セレク
タ８で色差信号の中・じ・値が選択され、第３セレクタ
９ではフレームメモリ３の出力が選択される。

尚、色差信号に付いては、通常２種類（Ｒ−’ｌ’、Ｂ
−Ｙ）あるので、色信号系統では第２図の構成が２個必
要である。つまり全体では、輝度信号系統と併せて、３
個の第２図の構成が必要となる。

次に輝度信号系と色信号系の関係に付いて考える。通常
のフェード動作では、輝度信号系と色信弼系の両方を動
作せしめることで、フェード処理を行なう。これ【こ対
して、輝度信号に付いては処理しないで、色信号に付い
てのみ処理するようにすれば、色だけが変化するように
動作することも可能である。

仁ト）考案の効果 以上述べたように本発明によれば、デジタルメモリを利
用して、連続的なフェード処理を簡単な構成により実現
することができるので、効果がある。

【図面の簡単な説明】

第１図は発明の実施例を示すブロック図、第２図は他の
実施例を示すブロフク図である。 １・・・入力端子、２・・・出力端子 ３・・・フレームメモリ、４・・・第１演算回路５・・
・第２演算回路

Claims (1)

【特許請求の範囲】
1. （１）入力信号とメモリ内に記憶された信号とを演算し
   て出力するとともに前記メモリ内に書き込んでなる回路
   構成で、前記入力信号またはメモリ内に記憶された信号
   の一方を映像信号とし、他方を所定レベルの信号とする
   フェード装置。