***** *i w* I Twórcawynalazku: Robert Adams Dischert Uprawniony z patentu: RCA Corporation, Nowy Jork (Stany Zjednoczone Ameryki) Uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobodnym Przedmiotem wynalazkujest uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobodnym /typu RAM/,w którymjest zastosowana tablica przegladowa do wytwarza¬ nia sygnalu wyjsciowego z sygnalu wejsciowego, takiego jak sygnal wizyjny.Znane jest zastosowanie pamieci stalej /typu ROM/ do przetwarzania sygnalów cyfrowych z duza szybkoscia. Dane w pamieci stalej sa wstepnie zapisane w komórkach pamieciowych np.za pomoca maski ukladu scalonego lub zastosowania wewnetrznych sciezek. Sygnaly cyfrowe, takie jak np. sygnal wizyjny, sa doprowadzane równolegle do koncówki wejscia 8-bitowego, a stad do 8-bitowego wejscia adresowego pamieci typu ROM. Cyfrowe sygnaly wizyjne moga przychodzic np. z przetwornika analogowo-cyfrowego pracujacego z czestotliwoscia taktowania. Wejscie przetwornika otrzymuje analogowy sygnal wizyjny tak, ze wejsciowy sygnal wizyjny jest próbko¬ wany, a nastepnie kwantowany 8-bitowo/256 poziomów szarosci/ z czestotliwoscia taktowania.Sygnal taktowania, który zasila przetwornikanalogowo -cyfrowyjest takzedostarczany do wejscia odczytu pamieci typu ROM. Dla kazdej mozliwej wartosci sygnalu dostarczanego do adresu pamieci typu ROM istnieje odpowiednia komórka pamieci typu ROM, zawierajaca dane, które moga byc odczytywane z 8-bitowego wyjscia danych pamieci typu ROM, a stad dostarczana na koncówke wyjscia 8-bitowego. Zwykle zastosowana linia ma szerokosc 8-bitów dla zastosowan telewizyjnych, ale moga to byc takze inne wartosci.Przetwarzanie sygnalu wejsciowego zalezy od danych zapamietanych w pamieci typu ROM.Jezeli np. dana zapamietana w kazdej komórce pamieci typu ROM ma wartosc reprezentujaca polowe adresu tej komórki, wyjscie reprezentuje polowe wejscia, a pamiec typu ROM dziala jak tlumik 2:1. Mozliwe sa takie inne funkcje amplitudowe. Na przyklad w celu zapewnienia ograni¬ czenia dane zapamietanew pewnych komórkachpamieci typu ROM maja wartosci reprezentujace polowe adresu tych komórek. Jednakze wszystkie komórki pamieci typu ROM dla adresów powyzej pewnej szczególnej wartosci zawieraja dane reprezentujace polowe tej szczególnej wartosci. Daje to liniowe wzmocnienie równe 1/2 az do wartosci ograniczajacej i brak wzrostu powyzej2 143 234 tej wartosci. W podobny sposób przebiegi podstawy impulsów moga byc wytwarzane za pomoca zapamietania w kazdej komórcepamieci typu ROM danych reprezentujacych adres tych komórek sumowany ze stala wartoscia przesuniecia. Korekcja kontrastu moze byc zrealizowana przez ustawienie wartosci zapamietanych w kazdej komórcepamieci typu ROM odpowiednio do okres¬ lonej z góry funkcji wykladniczej gamma takiej, jak funkcja pierwiastkowa.Znany opisany uklad ma tewade, ze funkcja przeniesieniajest ustalana wpamieci typu ROM.Np. jezeli bylyby uzyte trzy identyczne pamiecitypu ROM, z których kazda kontroluje wzmocnie¬ nie, podstawe impulsu i kontrast jednego z trzech sygnalów reprezentujacych kolor, otrzymywa¬ nych zwidikonu, sterowanie analogowe musialobypoprzedzacprzetwarzanie analogowo-cyfrowe w celu standaryzacjirtrzech poziomów sygnalów wchodzacych do pamieci typu ROM. Przy braku takiej standaryzacji pamieci typu ROM mie moglyby byc stosowane, poniewaz funkcje przeniesie¬ nia nie moglyby sie zmieniac tak, aby spelnic zmieniajace sie warunki. Bylaby oczywiscie mozliwa zrniana pamieci typu ROM, jak przedstawiono w opisie patentowym Stanów Zjednoczonych nr 4 316219, dotyczacym ukladu synchronizacji przystosowanego do róznychsystemów telewizyjnych.Umozliwia on zmiane pamieci typu ROM, przy róznych zastosowaniach, nie rozwiazuje jednak problemu zwiazanego z napotykanymi podczas pracy zmianami.Z tego wzgledu pozadane jest opracowanie ukladu przetwarzania sygnalów, który moze zmieniac funkcje przeniesienia podczas pracy.Znany jest uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobod¬ nym do przetwarzania wejsciowych sygnalów cyfrowych zgodnie z funkcjaprzeniesienia zapamie¬ tana przez tablice przegladowa. Uklad ten posiada pierwszy kanal przetwarzania sygnalów zawie¬ rajacyprzynajmniej pierwsza pamiectypu RAM,której wejscie adresowejestdolaczonedo wejscia danych i koncówkajest dolaczona do wyjscia danych.Wedlugwynalazkupierwszykanal przetwarzania sygnalów zawieradruga pamiec typu RAM, której wejscie adresowe jest dolaczone do wejscia danych i koncówka danych jest dolaczona do wyjscia danych, do którego jest dolaczona przez przelacznik i szyne danych, zródlo sygnalów parametrów funkcji przeniesienia zawierajace polaczone równolegle kodery dolaczone z drugiej strony do mikroprocesora z koncówka wygaszania. Mikroprocesor jest dolaczony poprzez szyne adresowa do pamieci typu RAMorazjest polaczony równolegle z pamiecia typu RAMi pamiecia typu ROM. Na wejsciu danych jest wlaczony pierwszy przelacznik, którego pierwsze wyjscie jest dolaczone do wejscia adresowego pierwszej pamieci typu RAM i drugie wyjscie jest dolaczone do wejscia adresowego drugiej pamieci typu RAM, a wyjsciejestdolaczone do wejscia danych ukladu przetwarzania. Na wyjsciu danych jest wlaczony drugi przelacznik, którego pierwsze wejscie jest dolaczone do koncówki danych pierwszej pamieci typu RAM, drugie wejscie jest dolaczone do koncówki danych drugiej pamieci typu RAM i wyjscie jest dolaczone do wyjscia danych ukladu przetwarzania. Trzeciprzelacznik mapierwsze wyjscie dolaczone do wejscia adresowego pierwszej pamieci typu RAM i drugie wyjscie dolaczone do wejscia adresowego drugiej pamieci typu RAM.Szyna adresowa laczyze soba wejscie trzeciego przelacznikag)amiec typu RAM, pamiectypu ROM i mikroprocesor. Natomiast czwarty przelacznik ma pierwsze wyjscie dolaczone do koncówki danych pierwszej pamieci typu RAM i drugie wyjscie dolaczone do koncówki danych drugiej pamieci typu RAM. Szyna danych laczy ze soba wejscie czwartego przelacznika, pamiec typu RAM,pamiec typu ROM i mikroprocesor oraz dekodery.Natomiast z drugiej strony pamiec typu RAM, pamiec typu ROM i mikroprocesor laczy szyna sterowania z dwiema pamieciami typu ROM.W wielokanalowym wykonaniu wynalazku uklad zawiera drugi kanal przetwarzania sygna¬ lów i trzeci kanal przetwarzania sygnalów dla poszczególnych kolorów telewizyjnego sygnalu cyfrowego, z których kazdy ma pierwsza i druga pamiec typu RAM. Koncówkiadresowe drugich pamieci typu RAM sa dolaczone poprzezjedne koncówki przelaczników poszczególnych kolorów do wejsc danych poszczególnych kolorów,wzgledniepoprzez drugie koncówki tych przelaczników do szyny adresowej. Koncówki danych drugich pamieci typu RAM sa dolaczone poprzez jedne koncówki przelaczników poszczególnych kolorów do wyjsc danych poszczególnych kolorów, wzglednie poprzez drugie koncówki tych przelaczników do szyny danych. Drugie wyjscia pamieci typu RAM sa polaczone ze soba, natomiast szyna danychjest dolaczona poprzez koder selektora kanalów do mikroprocesora.143 234 3 Przedmiot wynalazku jest przedstawiony w przykladach wykonania na rysunku, na którym fig. 1 przedstawia znany ukladprzetwarzania sygnalów z pamiecia typu ROM, fig.2-uklad przetwa¬ rzania z pamiecia typu RAM wedlug pierwszego wykonania wynalazku, fig. 3-drugie wykonanie ukladu przetwarzania sterowanego mikroprocesorem i fig. 4-uklad wielokanalowy.Uklad przetwarzania sygnalów cyfrowych wedlug wynalazku jest przedstawiony na fig. 2, która przedstawia uklad o konfiguracji wlasciwej do zastosowania w jednym kanale kamery telewizyjnej.Pamiectypu ROM 14 z fig. 1 zostala zastapiona pamiecia typu RAM 22 w celu umozliwienia sterowania funkcja przeniesienia pomiedzy wejsciem 10 danych i wyjsciem 20 danych podczas sterowania. W czasie normalnej pracy dla przykladu 8-bitowy cyfrowy sygnal wizyjny z lampy kamery i przetwornika analogowo-cyfrowego /nie pokazanych/ jest podawany na wejscie 10 danych, a z niego na biegun w polozeniu A 8-bitowego przelacznika 24 /8 biegunów, po 1 na bit/.Koncówka O przelacznika 24 jest polaczona z wejsciem adresowym 12 pamieci typu RAM 22.Sygnal taktowania danychjest podawany na wejscie 16 taktowaniaodczytu pamieci typu RAM 22.Wówczasgdyprzelacznik 24jest w polozeniu A, danez wejscia 10 sa podawane nawejscie adresowe 12 pamieci typu RAM 22. Wejscie sterowania 30 z odczytem zapisu pamieci typu RAM 22 jest dolaczonedo koncówkiO przelacznika 28. Biegun przelacznika 28 w polozeniu Ajest polaczony z masa. Wówczas gdy przelacznik 28 znajduje sie w polozeniu A, wejscie sterowania 30 odczytem zapisem jest polaczone z masa, co powoduje ustawienie pamieci typu RAM 22 w stanie pracy z odczytem. Dla kazdej wartosci danych wejsciowych podanychjako adres do pamiecitypu RAM 22 istnieje odpowiednia komórka pamieci, która zawiera dane zgodne z uprzednio zapamietana funkcja przeniesienia. Dane zapamietane w komórcepamieciowej odpowiadajace wartosci sygnalu wizyjnego dostarczanego do wejscia 10 danych, pojawiaja sie na koncówce 18danych pamieci typu RAM 22 przy kazdym impulsie taktowania. Koncówka 18 danych pamieci typu RAM 22 jest dolaczona do koncówki O 8-bitowego przelacznika 26. Biegun w polozeniu A przelacznika 26 jest dolaczony do wyjscia 20 danych. Wówczas gdy biegun przelacznika 26 jest w polozeniu A, koncówka 12 danych pamieci typu RAM 22 jest polaczona z wyjsciem 20 danych.Wszystkie przelaczniki 24,26 i28 posiadaja wejscia sterowania O. Jezeli napiecie odpowiada¬ jace wartosci logicznej uO" /masa w logiceTTL/jest podawane na wejscie sterowania,przelacznik przyjmuje polozenie A. Jezeli napiecie odpowiadajace wartosci logicznej tt1" /+S V w logiceTTL/ jest podawane na wejscie sterowania, przelacznik przyjmuje polozenie B. Chociaz przelacznik pokazano w postaci mechanicznej, nalezy zaznaczyc, ze przelaczniki 24, 26 i 28 w zalecanym wykonaniu sa przelacznikami elektronicznymi.Wyjscie przerzutnika44jestpolaczone z koncówkamiwyjsciowymi przelaczników24,26 i 28.Wówczasgdy przerzutnik 44 jest zerowany, wartosc logiczna "O" zostaje podana na przelaczniki 24,26 i 28. W tym przypadku wszystkie przelaczniki przyjmujapolozenie A iuklad dziala wsposób opisany powyzej.Dopóki zawartosci pamieci typu RAM 22 sa niezmienione, dziala ona dokladniejak pamiec typu ROM 14 z fig. 1, zapewniajac zmiane amplitudy wedlug zaprogramowanej funkcji.Zakladajac, ze podstawa impulsu czy funkcja wzmocnienia lampy kamery poszczególnego kanalu zmienia sie, moze byc pozadana zmiana programu tzn. funkcji przeniesienia pamieci typu RAM 22. Tezmiany staja sie zwykle widoczne, gdy kamera pracuje. Uzytkownik zwykle nie ma mozliwosci analizowania pozadanej funkcji przeniesienia i przeprogramowania pamieci typu RAM. W wyniku tego kamera sprzedawana uzytkownikowi musi posiadac pewne elementy do regulacji funkcji przeniesienia. W idealnym przypadku zapewnione elementy beda podlegaly sterowaniu przez uzytkownika, które realizuje sie w ten sam sposób, jak analogowe funkcje podstawy impulsu lub wzmocnienia, do których uzytkownik jest przyzwyczajony.Wedlug wynalazku zmiany zostaja zapoczatkowane przez wprowadzenie nowych war¬ tosci wzmocnienia i podstawy impulsu do odpowiednich koderów cyfrowych 32 i 34.'Tenowe wartosci wzmocnienia lub podstawy impulsu wystepuja odpowiednio na 8-bitowych wyjsciach 36 i 38 i sa dostarczane na 8-bitowe wejscia 8-bitowego ukladu mnozacego 40 i 8- bitowego sumatora42. Kodery 32 i34wytwarzaja takze na wyjsciach46 i 48 sygnalywskazujace, ze koderyposiadaja nowewartoscidostepneodpowiedniona 8-bitowych wyjsciach 36i38. Wyjscia46 i 48 z nowymi wartosciami sa dolaczone odpowiednio do pierwszego i drugiego wejscia elementu4 143 234 LUB60. Sygnal wyjsciowy elementu LUB60jest sygnalem bramkujacym, któryjest podawany na jedno wejscie elementu I 50. Drugie wejscie elementu I 50 odbiera sygnal wygaszania pola z ukladów synchronizacji /nie pokazanych/ w komorze. Wyjscie elementu I 50 dostarcza sygnal rozkazu wprowadzania danych, który wystepuje tylko podczas okresu wygaszania pola w celu unikniecia w wyswietlanym obrazie mozliwych zaklócen powodowanych zmianami funkcji prze¬ niesienia podczas czynnego sygnalu wizyjnego. Jezeli jest to wymagane, mozna spowodowac wystepowanie sygnalu wprowadzania danych w czasie kilku okresów wygaszania linii.Sygnal wprowadzania danych z elementu I 50 jest podawany na wejscie przelaczajace S przerzutnika 44.Przerzutnik 44 podaje sygnal wyjsciowy, który steruje przelacznikami 24,26 i 28.Jak opisano powyzej, gdy przerzutnik 44 jest przelaczony, wszystkie przelaczniki 24, 26 i 28 przyjmuja polozenie B. Zródlo 52 dostarcza napiecia do bieguna w polozeniu B przelacznika 28.Jezeli przelacznik 28 jest w polozeniu B, wejscie sterowania 30 odczytem zapisem pamieci typu RAM 22 posiada napiecie podawane przezzródlo 52 ustawiajacepamiectypu RAM 22 wstanpracy z odczytem. Przerzutnik 44jest takze dolaczony do wejscia przelaczajacych R generatora adreso¬ wego 54. Jezeli przerzutnik 44 jest przelaczony, generator adresowy 54 jest przelaczany do zera.Impulsowy sygnal taktujacy wprowadzania danych odebrany na wejsciu 56 z generatora taktuja¬ cego /nie pokazanego/jest dostarczany nawejscie 58 taktowaniazapisu pamieci typu RAM22 i na wejsciu sterowania C generatora adresowego 54. Wyjscie 59 generatora adresowego 54jest pola¬ czone z biegunem w polozeniu B przelacznika 24 i z drugim wejsciem ukladu mnozacego 40.Generator adresowy 54 podaje sekwencyjnie, z czestotliwoscia taktujaca wprowadzenia danych binarne sygnaly adresowe reprezentujace liczbydziesietne odOdo255. Jezeliprzelacznik 24 znajduje sie w polozeniu B, te sygnaly adresowe sa czesto dostarczane do wejscia adresowego 12 pamieci typu RAM 22. Czestotliwosc generatora taktujacego wprowadzanie danych jest dobrana tak, aby umozliwic wytwarzanie przez generator 34 adresów, w liczbie 255 w okresie wygaszania pola.Sygnaly adresowe dostarczane do ukladu mnozacego 40 sa mnozone przez wzmocnienie okreslone przez koder 32 wzmocnienia. Wynikowy, iloczynowy sygnal wyjsciowy jest doprowa¬ dzany do sumatora42. Dla przykladujezeli wzmocnienie wynosi 1, wtedy adresy zgeneratora 54 sa podawane w postaci niezmienionej do sumatora 42 /mnozone przez 1/, jezeli wzmocnienie jest równe 1/2, wtedy podawane sa takze sygnaly reprezentujace polowe wartosci adresu.Sumator 42 dodaje podstawe impulsu/przesuniecie pradu stalego /okreslona przez koder 34 do sygnalu iloczynowego. Wynikowysygnal sumarycznyjest dostarczany na biegun w polozeniu B przelacznika 26. Wówczas gdy przelacznik 26 jest w polozeniu B, sygnal z sumatora 42 jest podawany na koncówke 16, która spelnia role wejscia danych.Wyjscie O nadmiaru generatora adresowego 54 jest dolaczone do wejscia przelaczajacego B przerzutnika44. Wówczasgdy generator 54 podaje na wyjscie 59 sygnal odpowiadajacy dziesietnej liczbie 255, wyjscie O nadmiaru generatora 54 zapewnia sygnal wyjsciowy o wysokim poziomie w celu przelaczenia wejscia R przerzutnika 44, który wskazuje, ze zapis w pamieci typu RAM 22 zostal zakonczony.Przerzutnik 44jest wyzerowany i przelaczniki 24,26 i 28 przyjmuja polozenie A, jak pokazano na fig. 2. Równiez wejscie sterowania 30 odczytem zapisu pamieci typu RAM 22 jest uziemione. W wyniku czego pamiec typu RAM 22 zostaje ustawiona w stan pracy z odczytem. Z tego powodu sygnaly przychodzace na wejscie 10 moga byc teraz dostarczane do pamieci typu RAM 22 przez przelacznik 24 i przetwarzane w niej zgodnie z nowymi funkcjami przeniesienia wzmocnienia i podstawy impulsu oraz sygnal wyjsciowy dochodzi do wyjscia 20 przez przelacznik 26.Fig. 3 przedstawia ukladprzetwarzania sterowanymikroprocesorem,w którymodpowiednim elementom nadano podobne do poprzednich oznaczenia. Pamiec typu RAM 22 z fig. 2 zostala zastapiona przez dwie pamieci typu RAM 22x i 22y. Umozliwia to przetwarzanie przez jedna pamiec typu RAM sygnalu wizyjnego, podczas gdy druga pamiec typu RAM moze miec funkcje przeniesienia zmieniana podczas czesci czynnego sygnalu wizyjnego wybieranej osnowy obrazu telewizyjnego bez powodowania zaklócen w ogladanej scenie. Dlaprzykladu, dlaprzelacznikóww polozeniach przedstawionych na fig. 3, przelacznik 320 kieruje dane wizyjne na koncówce 10 do wejscia adresowego 12x pamieci typu RAM 22x i przelacznik 330 laczy koncówke 18x danych z143234 5 wyjsciem 20 danych wizyjnych. W ten sposób pamiec typu RAM 22x przetwarza sygnal wizyjny zgodnie z zawarta w nim funkcja przeniesienia.Blok 300jest sterowany mikroprocesorem 302. Szyna adresowa 308 mikroprocesora 302jest polaczonazkoncówka O przelacznika 304 i szyna 310 danych mikroprocesora302jestpolaczona z koncówka O przelacznika 306. Blok 300 przenosi przez 8-bitowa szyne 310 danych sygnaly, które moga byc wytwarzane przez dowolne, przylaczone do niej zródlo sygnalu. Zródlami sygnalu sa koder 32wzmocnienia, koder 35 kontrastui koder 34 podstawy impulsu. Mogabycstosowane inne zródla, takiejak przelacznikipokretne lub potencjometryz przetwornikami analogowo-cyfrowymi polaczone z odpowiednimi wyjsciami.Pamiec typu ROM 314 bloku 300 zawiera trwale zaprogramowane równanie reprezentujace rózne czynniki wplywajace na funkcje przeniesienia. Np. jezeli jest dana funkcja wzmocnienia, podstawy impulsu i kontrastu,waznajest informacja, czypodstawe impulsu nalezy podawacprzed czy po korekcji kontrastu. Jezeli funkcja bloku jest korekcjabledów wytwarzanych przez lampe kamery, dodanie podstawy impulsu powinno poprzedzac korekcje kontrastu. Z drugiej strony, jezeli dodanie podstawy impulsu ma kompensowac pózniej wystepujace przesuniecia skladowej stalej, korekcjakontrastupowinna poprzedzac dodanie podstawy impulsu. Pamiec typu ROM314 zawiera takze zespól instrukcji do przeprowadzania obliczen.Blok 300 zawiera takze pamiec trwala, która moze byc np. pamiecia typu RAM 512 z zasilaniem bateryjnym w razie awarii. Pamiec typu RAM 312 rejestruje aktualna wartosc róznych przetwarzanych parametrów. W szczególnym przykladzie pamiec trwala moze zawierac liczbe 0,5 reprezentujacaaktualna wartosc wzmocnienia, wartoscpodstawy impulsu, która moze byc aktual¬ nie na przyklad równa O, wartosc kontrastu, która moze byc równa0,3. Przy zalaczaniu mikropro¬ cesor 302 oblicza wartosc funkcji przeniesienia dla pierwszej wartosci adresu pamieci typu RAM 22x i 22y. Mikroprocesor 302 wykorzystuje trzy wartosci zapamietane w pamieci trwalej 312, w odpowiednim równaniu zapamietanym w pamieci typu ROM 314 /odpowiednio do tego np. czy korekcjakontrastu poprzedza, czy nastepujepo dodaniu podstawy czasu/. Po dokonaniuobliczen wynik zostaje zapamietany w pamieci typu RAM 22y, zakladajac, ze przelaczniki 304 i 306 sa w polozeniu A, jak pokazano na fig. 3. Mikroprocesor 302 odnosi sie wtedy do drugiego adresu, ponownie wykonuje obliczenia i rejestruje wynik w pamieci typu RAM 22y. Mikroprocesor 302 nadal etapowo odnosi sie do adresów i dla kazdego etapu dokonuje obliczenia dajace zadana funkcje przeniesienia.Na koncu okresu obliczania przelaczniki 304,306,320 i 330 sa przelaczane podczas nastep¬ nego okresupola przez mikroprocesor302 dzialajacy poprzez linie sterowania 322 przelacznika dla uzyskania polozen przeciwnych niz pokazane na fig. 3. W wyniku tego dane wizyjne na wejsciu 10 sapodawane przez przelacznik320 do wejscia adresowego 12y pamieci typu RAM 22y iprzelacznik 330 laczy koncówke 18y danych pamieci typu RAM 22y z koncówka wyjsciowa 20. Pamiec typu RAM 22y przetwarza teraz sygnal wizyjny zgodnie z zapamietana w niej nowa funkcja przeniesie¬ nia. Przelaczniki 304 i 306 lacza szyne adresowa 308 i szyne 310 danych odpowiednio z wejsciem adresowym 12y i koncówke 18x danych pamieci typu RAM 22x.Wówczas gdy wystepuje nastepna potrzeba zmiany funkcji wzmocnienia, kontrastu i podstawy impulsu nowe wartosci zostaja zarejestrowane w pamieci typu RAM 22x. Podczas nastepnego okresu pola przelaczniki 320,304,306 i 330 sa przelaczane w polozenie pokazane na fig. 3 i w wyniku tego pamiec typu RAM 22x ponownie przetwarza sygnal wizyjny.W ukladach, gdzie tolerowane sa przerwy sygnalu wizyjnego, jak np. w czasie regulacji przy naprawie, jest mozliwe stosowanie tylko jednej z pamieci typu RAM 22x i 22y.W takich ukladach wyjsciowy sygnal wizyjny móglby byc wylaczony podczas ladowania pamieci typu RAM.Fig.4 przedstawia wielokanalowe wykonanie ukladu przetwarzania, w którym odpowiednio odnosniki sa zastosowane do odpowiednich elementówi dodane salitery R,G,B do odnosników w celu wskazania elementów w kanalach koloru czerwonego, zielonego i niebieskiego. Jak pokazano na fig. 4, koder400 selektora kanalów okresla, który kanal ma zmienionywspólczynnikprzeniesie¬ nia poszczególnej pamieci typu RAM 22R lub 22B. Nastepnie mikroprocesor 302 adresujejedynie te szczególna pamiec RAM dla zapewnienia zmiany funkcji przeniesienia. Jezeli istnieje wymaga¬ nie, aby wszystkie kanaly mialy te sama funkcje przeniesienia, wszystkie pamieci RAM bylyby adresowane na wprowadzanie danych w tym samym czasie. Poza tym, moga byc stosowane dwie6 143 234 pamieci typu RAM na kanal, w wykonaniu z pojedynczym kanalem z fig. 3. Nastepnie nowe wspólczynniki moga byc wprowadzane do pamieci typu RAM 312 podczas odliczania. Po zakon¬ czeniu obliczania, podczas nastepnego okresu polanowe wspólczynniki moga bycszybkoprzenie¬ sione z pamieci typu RAM 312 do przynajmniej jednej z pamieci typu RAM 22R^2B i 22G.Powoduje to, ze nieciagloscsygnalu wizyjnegojest krótkai wystepujejedynie podczas okresupola.W celu zmniejszenia nawet tej krótkiej nieciaglosci sygnal wygaszania moze byc podany przynaj¬ mniej do jednego z wyjsc 20G, 20B i 20R podczas wystepowania nieciaglosci. Dla pewnych zastosowan ta procedura eliminuje koniecznosc zastosowania dwóchpamieci typu RAMnakanal.Przyjmuje sie, ze mozliwych jest wiele innych wykonan w zakresie tego wynalazku. Dla przyklad kodery 32,34 i 33 moga zawierac pamiec, pamiec typu RAM 312 moze byc wówczas typu nietrwalego.Nastepnie, jezeli obliczenie nowej wartosci przegladowej jest zbyt skomplikowane i nie jest wymaganych wiele obliczen, wtedy te obliczenia moga bycwykonane wczesniej i zarejestrowane w pamieci typu ROM 314. We wlasciwym czasie, dane przegladowe moga byc przenoszone do pamieci typu RAM 22x lub 22y. Ponadto czesciowe obliczenia moga byc dokonywane wczesniej, przy czym koncowe obliczenia dokonywane sa tuz przed wymienionym przeniesieniem.W niniejszym opisie i zastrzezeniach pamiec typu RAM oznacza pamiec o dostepie swobod¬ nym zapisu/odczytu. Nastepnie okreslenie "duza szybkosc" oznacza, ze pamiec typu RAM moze pracowac z czestotliwoscia danych sygnalu.Zastrzezenia patentowe 1.Uklad przetwarzania sygnalów cyfrowych sterowany pamiecia o dostepie swobodnym do przetwarzania wejsciowych sygnalów cyfrowych zgodnie z funkcja przeniesienia zapamietana przez tablice przegladowa, posiadajaca pierwszy kanal przetwarzania sygnalów zawierajacy przy¬ najmniej pierwsza pamiec typu RAM, której wejscie adresowejest dolaczone do wejscia danych i koncówka danych jest dolaczona do wyjscia danych, znamienny tym, ze pierwszy kanal przetwa¬ rzania sygnalów zawiera druga pamiec typu RAM (22y), której wejscie adresowe (12y) jest dola¬ czone do wejscia (10) danych i koncówka (18y) danych jest dolaczona do wyjscia (20) danych, do któregojest dolaczone poprzezprzelacznik (306) i szyne (310) danych zródlo sygnalówparametrów funkcji przeniesienia zawierajace polaczone równolegle kodery (32,34,35) dolaczone z drugiej strony do mikroprocesora (302) z koncówka wygaszania, który jest dolaczony poprzez szyne adresowa (308) do pamieci typu RAM (22y) orazjest polaczony równolegle z pamiecia typu RAM (312) i pamiecia typu ROM (314), na wejsciu (10) danych jest wlaczonypierwszy przelacznik (320), którego pierwsze wyjsciejest dolaczone do wejscia adresowego (12x) pierwszej pamieci typu RAM (22x), a drugie wyjsciejest dolaczone do wejscia adresowego (12y) drugiej pamieci typu RAM (22y), wejscie jest dolaczone do wejscia (10) danych ukladu przetwarzania, a na wyjsciu (20) danych jest wlaczony drugi przelacznik (330), którego pierwsze wejscie jest dolaczone do koncówki (18x) danych pierwszej pamieci typu RAM (22x), drugie wejsciejest dolaczone do koncówki(18y) danych drugiej pamieci typu RAM (22y), a wyjscie jest dolaczone do wyjscia (20) danych ukladu przetwa¬ rzania, trzeci przelacznik (304) ma pierwsze wyjscie dolaczone do wejscia adresowego (12x) pierwszej pamieci typu RAM (22x), a drugie wyjscie dolaczone do wejscia adresowego (12y) drugiej pamieci typu RAM (22y), przy czym szyna adresowa (308) laczy ze soba wejscie trzeciego przela¬ cznika (304), pamiec typu RAM (312), pamiec typu ROM (314) i mikroprocesor (302), natomiast czwarty przelacznik (306) ma pierwsze wejscie dolaczone do koncówki (18x) danych pierwszej pamieci typu RAM (22x), a drugie wejscie dolaczone do koncówki (18y) danych drugiej pamieci typu RAM (22y), przy czym szyna (310) danych laczy ze soba wyjscieczwartego przelacznika (306), pamiec typu RAM (312), pamiec typu ROM (314) i mikroprocesor (302) oraz dekodery(32,34,35), natomiast zdrugiej strony pamiec typu RAM (312), pamiec typu ROM (314) i mikroprocesor (302) laczy szyna sterowania z pamieciami typu RAM (22x, 22y).143 234 7 2.Uklad wedlug zastrz.1, znamienny tym, ze zawiera drugi kanal (10B,304B,22B,306B,20B) przetwarzania sygnalów i trzeci kanal (10G,304G,22G,306G,20G) przetwarzania sygnalów dla poszczególnych kolorów telewizyjnego sygnalu cyfrowego, z których kazdy ma pierwsza i druga pamiec typu RAM, przy czym koncówki adresowe (12R,12B,12G) drugich pamieci typu RAM (22R,22B,22G) sa dolaczone poprzez jedne koncówki przelaczników (304R,304B,304G) poszcze¬ gólnych kolorów do wejsc (10R,10B,10Q danych poszczególnych kolorów wzglednie poprzez drugie koncówki tych przelaczników do szyny adresowej, a koncówki (18R,18B,18G,) danych drugich pamieci typu RAM(22Rf22B,22G) sa dolaczone poprzez jedne koncówki przelaczników (306R,306B,306G)poszczególnych kolorówdo wyjsc(20R*20B,20G)danychposzczególnych kolo¬ rów wzglednie poprzez drugie koncówki tych przelaczników do szyny (310) danych, przy czym drugie wyjscia pamieci typu RAM (22R,22B,22G) sa polaczone ze soba, natomiast szyna (310) danych jest dolaczona poprzez koder (400) selektora kanalów do mikroprocesora (302).Fig. I Fig. 2143 234 H'h 3121 300 IRb^ 3021 W22 ** -310 321 35 ¦^34 /fy J143 234 IOR IOB IOG •^-zlif304B| rHil _TT" I8R 22BI WB 2261 =4c B«J " L IfiG Ir 20R 20 B 30661 20G Hio H'h 3121 3141 3021 k322 */» 300 -310 32 35 400- "^34 F/g. 4 PL PL PL PL ***** *i w* I Inventor: Robert Adams Dischert Patent holder: RCA Corporation, New York (United States of America) Digital signal processing system controlled by random access memory The subject of the invention is a digital signal processing system controlled by random access memory RAM, in which a lookup table is used to produce an output signal from an input signal, such as a video signal. It is known to use permanent memory (ROM type) for processing digital signals at high speed. Data in permanent memory is pre-stored in memory cells, e.g. using an integrated circuit mask or the use of internal paths. Digital signals, such as a video signal, are fed in parallel to the 8-bit input pin and from there to the 8-bit address input of the ROM memory. Digital video signals may come, for example, from an analog-to-digital converter operating at a clock frequency. The converter input receives an analog video signal so that the input video signal is sampled and then 8-bit/256 gray level quantized at the clock rate. The clock signal that powers the analog-to-digital converter is also supplied to the ROM read input. For each possible signal value delivered to a ROM address, there is a corresponding ROM cell containing data that can be read from the ROM's 8-bit data output and from there delivered to the 8-bit output pin. Typically, the line used is 8-bit wide for television applications, but other values can also be used. The processing of the input signal depends on the data stored in the ROM. If, for example, the data stored in each cell of the ROM has a value representing half the address of that cell , the output represents half the input, and the ROM acts as a 2:1 attenuator. Other amplitude functions are possible. For example, to provide limitation, data stored in certain ROM cells has values representing half the address of those cells. However, all ROM locations for addresses above a certain particular value contain data representing half of that particular value. This gives a linear gain of 1/2 up to the limiting value and no increase above this value. In a similar way, pulse base waveforms can be generated by storing in each cell of the ROM memory data representing the address of these cells summed with a constant shift value. Contrast correction may be accomplished by setting the values stored in each ROM cell to a predetermined exponential gamma function, such as a square root function. The known arrangement described has the effect that the transfer function is set in the ROM. E.g. If three identical ROMs were used, each controlling the gain, pulse base, and contrast of one of the three color signals received from the display, analog control would have to precede analog-to-digital conversion to standardize the three levels of signals entering the ROM. In the absence of such standardization, ROMs could not be used because the transfer functions could not change to meet changing conditions. It would of course be possible to change the ROM, as described in US Patent No. 4,316,219, which relates to a synchronization system adapted to various television systems. This allows the ROM to be changed for different applications, but does not solve the problem of changes encountered during operation. In this regard, it is desirable to provide a signal processing system that can change the transfer function during operation. A random access memory controlled digital signal processing system is known to process input digital signals according to a transfer function stored in a lookup table. This circuit has a first signal processing channel containing at least a first RAM type memory, the address input of which is coupled to the data input and the data terminal of which is coupled to the data output. According to the invention, the first signal processing channel includes a second RAM type memory, the address input of which is coupled to the data input and the data terminal of which is coupled to the data output. , to which is connected via a switch and a data bus, a source of transfer function parameter signals containing parallel-connected encoders connected, on the other hand, to a microprocessor with a blanking terminal. The microprocessor is connected via the address bus to RAM memory and is connected in parallel to RAM memory and ROM memory. The first switch is turned on at the data input, the first output of which is connected to the address input of the first RAM memory and the second output is connected to the address input of the second RAM memory, and the output is connected to the data input of the processing system. A second switch is turned on at the data output, the first input of which is connected to the data pin of the first RAM memory, the second input is connected to the data pin of the second RAM memory and the output is connected to the data output of the processing system. The third switch has the first output connected to the address input of the first RAM memory and the second output connected to the address input of the second RAM memory. The address bus connects the input of the third switch (RAM), ROM memory and the microprocessor. The fourth switch has the first output connected to the data pin of the first RAM memory and the second output connected to the data pin of the second RAM memory. The data bus connects the input of the fourth switch, the RAM memory, the ROM memory and the microprocessor and decoders. On the other hand, the RAM memory, the ROM memory and the microprocessor are connected by the control bus with two ROM memories. In a multi-channel embodiment of the invention, the system includes a second a signal processing channel and a third signal processing channel for individual colors of the digital television signal, each of which has first and second RAM memories. The address pins of the second RAM memories are connected via one pin of the individual color switches to the data inputs of the individual colors, or through the other pins of these switches to the address bus. The data terminals of the second RAM memories are connected via one terminal of the individual color switches to the data outputs of the individual colors, or via the other terminals of these switches to the data bus. The second outputs of the RAM type memory are connected to each other, while the data bus is connected to the microprocessor through a channel selector encoder. 2 - a processing system with RAM memory according to the first embodiment of the invention, Fig. 3 - a second embodiment of the processing system controlled by a microprocessor and Fig. 4 - a multi-channel system. The digital signal processing system according to the invention is shown in Fig. 2, which shows a system with configuration appropriate for use in one channel of a television camera. The ROM type 14 of Fig. 1 has been replaced by a RAM type memory 22 to enable the control transfer function between the data input 10 and the data output 20 during control. During normal operation, for example, an 8-bit digital video signal from a camera tube and an analog-to-digital converter (not shown) is fed to data input 10 and from it to pole position A of an 8-bit 24/8-pole switch, 1 on bit/. The end with switch 24 is connected with an address input of 12 RAM members. The data clocking signal with reading the RAM memory 22 is connected to the terminal O of the switch 28. The pole of the switch 28 in position A is connected to ground. When the switch 28 is in position A, the read-write control input 30 is connected to ground, which places the RAM 22 in a read-only state. For each input data value given as an address to RAM 22, there is a corresponding memory location that contains data consistent with the previously stored transfer function. The data stored in the memory cell, corresponding to the value of the video signal supplied to the data input 10, appears at the data pin 18 of the RAM 22 with each timing pulse. The data pin 18 of the RAM 22 is connected to the O pin of the 8-bit switch 26. The A pole of the switch 26 is connected to the data output 20. When the pole of the switch 26 is in position A, the data pin 12 of the RAM memory 22 is connected to the data output 20. All switches 24, 26 and 28 have control inputs O. If the voltage corresponding to the logical value uO" (ground in TTL logic) is supplied to the control input, the switch assumes position A. If the voltage corresponding to the logical value tt1" /+S V in TTL logic/ is supplied to the control input, the switch assumes position B. Although the switch is shown in mechanical form, it should be noted that switches 24, 26 and 28 in the recommended version are electronic switches. The output of flip-flop 44 is connected to the output terminals of switches 24, 26 and 28. Then, when the flip-flop 44 is reset, the logical value "O" is fed to switches 24, 26 and 28. In this case, all switches assume position A and the system works as described above. As long as the contents of the RAM 22 are unchanged, it operates exactly like the ROM 14 of Fig. 1, providing the amplitude to change according to the programmed function. Assuming that the pulse basis or gain function of a particular channel's camera tube changes, it may be desirable to change the program i.e. the RAM 22 transfer function. These changes usually become visible when the camera is running. The user usually does not have the opportunity to analyze the desired function of transferring and reprogramming RAM memory. As a result, the camera sold to the user must have some features to adjust the transfer function. Ideally, the features provided will be user-controllable in the same manner as the analog pulse base or gain functions to which the user is accustomed. According to the invention, changes are initiated by entering new gain and pulse base values into the appropriate digital encoders 32 and 34.' These gain or pulse base values appear on 8-bit outputs 36 and 38, respectively, and are supplied to the 8-bit inputs of the 8-bit multiplier 40 and 8-bit adder 42. Encoders 32 and 34 also produce signals at outputs 46 and 48 indicating that the encoders have new values available corresponding to 8-bit outputs 36 and 38. Outputs 46 and 48 with new values are attached to the first and second inputs of element 4 143 234 OR60 respectively. The output of the LUB60 element is a gating signal which is fed to one input of the I element 50. The other input of the I element 50 receives a field blanking signal from the synchronization circuits (not shown) in the chamber. The output of the I element 50 provides an input command signal which occurs only during the field blanking period in order to avoid possible distortions in the displayed image caused by changes in the transfer function while the video signal is active. If desired, the data input signal can be caused to occur during several line blanking periods. The data input signal from I element 50 is applied to the switch input S of flip-flop 44. Flip-flop 44 provides an output signal which drives switches 24, 26 and 28. How described above, when flip-flop 44 is switched, all switches 24, 26 and 28 are in position B. Source 52 supplies voltage to the pole in position B of switch 28. If switch 28 is in position B, the read-write control input 30 of RAM 22 has the voltage supplied by the source 52 setting the RAM type memory 22 in read mode. Flip-flop 44 is also coupled to the switch input R of address generator 54. If flip-flop 44 is toggled, address generator 54 is switched to zero. The data input pulse signal received at input 56 from the clock generator (not shown) is supplied to input 58 clocking of the RAM22 type memory and at the control input C of the address generator 54. The output 59 of the address generator 54 is connected to the pole in position B of the switch 24 and to the second input of the multiplier circuit 40. The address generator 54 provides sequentially, at a frequency that clocks the input data, binary address signals representing decimal numbers fromOdo255. If switch 24 is in position B, these address signals are often supplied to address input 12 of RAM 22. The frequency of the data input clock generator is selected to enable the generator to generate 34 addresses, 255 in number during the field blanking period.Address Signals supplied to the multiplier 40 are multiplied by the gain determined by the gain encoder 32. The resulting product output signal is fed to adder 42. For example, if the gain is 1, then the addresses of the generator 54 are fed unchanged to adder 42 (multiplied by 1), if the gain is 1/2, then signals representing half the address value are also fed. Adder 42 adds the pulse base/current offset constant/determined by the encoder 34 to the product signal. The resulting sum signal is supplied to the pole in position B of switch 26. When switch 26 is in position B, the signal from adder 42 is fed to pin 16, which serves as the data input. The O output of the excess address generator 54 is connected to the switch input B of flip-flop 44. Then, when generator 54 provides output 59 with a signal corresponding to the decimal number 255, the O excess output of generator 54 provides a high level output signal to switch the R input of flip-flop 44, which indicates that writing to RAM 22 has completed. Flip-flop 44 is cleared and the switches 24, 26 and 28 assume position A, as shown in Fig. 2. Also, the read-write control input 30 of the RAM type memory 22 is grounded. As a result, RAM 22 is set to read mode. For this reason, signals arriving at input 10 can now be fed to RAM 22 through switch 24 and processed therein according to the new gain transfer and pulse basis functions, and the output signal reaches output 20 through switch 26. Fig. 3 shows the microprocessor-controlled processing system. , in which the relevant elements are given similar markings to the previous ones. The RAM type 22 in Fig. 2 has been replaced by two RAM types 22x and 22y. This allows one RAM to process the video signal, while the other RAM can have the function of transferring the TV image matrix during the active portion of the video signal without causing any disruption to the viewed scene. For example, for the switch positions shown in Fig. 3, switch 320 routes video data at pin 10 to address input 12x of RAM 22x and switch 330 connects data pin 18x with 143234 5 to video data output 20. In this way, the 22x RAM processes the video signal according to the transfer function contained therein. The block 300 is controlled by the microprocessor 302. The address bus 308 of the microprocessor 302 is connected to the O pin of the switch 304 and the data bus 310 of the microprocessor 302 is connected to the O pin of the switch 306. The block 300 carries through 8 bit bus 310 data signals that can be produced by any signal source connected to it. The signal sources are a gain encoder 32, a contrast encoder 35, and a pulse base encoder 34. Other sources may be used, such as toggle switches or potentiometers with analog-to-digital converters connected to appropriate outputs. ROM 314 of block 300 contains a permanently programmed equation representing various factors affecting the transfer function. For example, if a gain, pulse base and contrast function is given, it is important to know whether the pulse base should be given before or after contrast correction. If the block's function is to correct errors produced by the camera lamp, adding the pulse base should precede contrast correction. On the other hand, if adding a pulse base is to compensate for subsequent DC shifts, contrast correction should precede adding a pulse base. The ROM314 type memory also contains a set of instructions for performing calculations. Block 300 also contains permanent memory, which may be, for example, RAM 512 type memory with battery power in the event of a failure. RAM type memory 312 records the current value of various processed parameters. In a particular example, the long-term memory may contain a number 0.5 representing the current gain value, a pulse base value which may currently be equal to 0, for example, and a contrast value which may be equal to 0.3. When switching on, the microprocessor 302 calculates the value of the transfer function for the first value of the address of RAM type memories 22x and 22y. The microprocessor 302 uses three values stored in the non-volatile memory 312, in the appropriate equation stored in the ROM memory 314 (e.g. whether contrast correction precedes or follows the addition of the time base). Once the calculation is complete, the result is stored in RAM 22y, assuming that switches 304 and 306 are in position A, as shown in Figure 3. Microprocessor 302 then refers to the second address, performs the calculation again, and stores the result in RAM 22y. . Microprocessor 302 continues to address the addresses step by step and performs a calculation for each step to give the desired transfer function. At the end of the calculation period, switches 304, 306, 320 and 330 are toggled during the next field period by microprocessor 302 operating through switch control lines 322 to obtain positions opposite to those shown in FIG. 3. As a result, the video data at input 10 is fed through switch 320 to the address input 12y of RAM 22y and switch 330 connects the data pin 18y of RAM 22y to output pin 20. RAM 22y now processes the video signal in accordance with the information stored therein. new transfer function. Switches 304 and 306 connect address bus 308 and data bus 310 to address input 12y and data pin 18x, respectively, of RAM 22x. When there is another need to change the gain, contrast and pulse basis functions, the new values are registered in RAM 22x. During the next field period, switches 320, 304, 306 and 330 are switched to the position shown in Fig. 3 and as a result the RAM 22x reprocesses the video signal. In systems where interruptions in the video signal are tolerated, such as during adjustments for repairs, it is possible using only one of the 22x and 22y RAM memories. In such systems, the output video signal could be turned off when loading the RAM memory. Fig. 4 shows a multi-channel implementation of the processing system in which references are applied to the appropriate elements and R, G salters are added, B to references to point to items in the red, green, and blue channels. As shown in FIG. 4, the channel selector encoder 400 determines which channel has the changed transfer ratio of a particular RAM 22R or 22B. The microprocessor 302 then addresses only this particular RAM to ensure the transfer function changes. If there is a requirement for all channels to have the same transfer function, all RAM would be addressed to input data at the same time. In addition, two RAMs per channel may be used in the single channel embodiment of FIG. 3. New coefficients may then be entered into RAM 312 during the countdown. After the calculation is completed, during the next field period the field coefficients can be quickly transferred from RAM 312 to at least one of RAM 22R^2B and 22G. This causes the video signal discontinuity to be short and only occur during the field period. In order to reduce even this short discontinuities, a blanking signal may be applied to at least one of the outputs 20G, 20B and 20R during the discontinuity. For some applications, this procedure eliminates the need for two RAM per channel. It is believed that many other embodiments are possible within the scope of this invention. For example, encoders 32, 34 and 33 may contain memory, RAM 312 may then be of the non-volatile type. Then, if calculating a new lookup value is too complicated and not many calculations are required, then these calculations may be performed in advance and recorded in the memory type ROM 314. At the appropriate time, the overview data can be transferred to RAM 22x or 22y. Furthermore, partial calculations may be performed in advance, with the final calculations being performed just prior to said transfer. In the present description and claims, RAM means read/write random access memory. Further, the term "high speed" means that the RAM can operate at the signal data frequency. Patent claims 1. A random access memory controlled digital signal processing system for processing input digital signals according to a transfer function stored in a lookup table, having a first processing channel signals, comprising at least a first RAM type memory, the address input of which is connected to the data input and the data terminal of which is connected to the data output, characterized in that the first signal processing channel includes a second RAM type memory (22y), the address input of which (12y) ) is connected to the data input (10) and the data terminal (18y) is connected to the data output (20) to which is connected via a switch (306) and a data bus (310) a source of transfer function parameters signals containing parallel-connected encoders (32, 34,35) connected, on the other hand, to the microprocessor (302) with a blanking terminal, which is connected via the address bus (308) to the RAM type memory (22y) and is connected in parallel to the RAM type memory (312) and the ROM type memory (314) , the first switch (320) is turned on at the data input (10), the first output of which is connected to the address input (12x) of the first RAM memory (22x), and the second output is connected to the address input (12y) of the second RAM memory (22y), the input is connected to the data input (10) of the processing system, and at the data output (20) a second switch (330) is turned on, the first input of which is connected to the data pin (18x) of the first RAM type memory (22x), the second input is connected to data pins (18y) of the second RAM (22y), and the output is connected to the data output (20) of the processing circuit, the third switch (304) has the first output connected to the address input (12x) of the first RAM (22x). , and the second output connected to the address input (12y) of the second RAM type memory (22y), the address bus (308) connecting the input of the third switch (304), RAM type memory (312), ROM type memory (314) ) and the microprocessor (302), while the fourth switch (306) has the first input connected to the data pin (18x) of the first RAM memory (22x), and the second input connected to the data pin (18y) of the second RAM memory (22y), with whereby the data bus (310) connects the output of the fourth switch (306), RAM type memory (312), ROM type memory (314) and microprocessor (302) and decoders (32,34,35), and on the other hand, RAM type memory ( 312), ROM type memory (314) and microprocessor (302) are connected by a control bus with RAM type memories (22x, 22y).143 234 7 2. The system according to claim 1, characterized in that it contains a second channel (10B, 304B, 22B,306B,20B) signal processing and a third channel (10G,304G,22G,306G,20G) for signal processing for individual colors of the digital television signal, each of which has first and second RAM type memories, with address terminals (12R,12B ,12G) of the second RAM memories (22R,22B,22G) are connected through one terminal of the switches (304R,304B,304G) of individual colors to the data inputs (10R,10B,10Q) of individual colors or through the other terminals of these switches to the bus address, and the data pins (18R, 18B, 18G,) of the second RAM type memories (22Rf22B, 22G) are connected through one switch pins (306R, 306B, 306G) of individual colors to the outputs (20R*20B, 20G) of the data of individual colors or through the second terminals of these switches to the data bus (310), the second RAM type memory outputs (22R, 22B, 22G) are connected to each other, while the data bus (310) is connected via the channel selector encoder (400) to the microprocessor (302 ). Fig. I Fig. 2143 234 H'h 3121 300 IRb^ 3021 W22 ** -310 321 35 ¦^34 /fy J143 234 IOR IOB IOG ^-zlif304B| rHil _TT" I8R 22BI WB 2261 =4c B«J " L IfiG Ir 20R 20 B 30661 20G Hio H'h 3121 3141 3021 k322 */» 300 -310 32 35 400- "^34 F/g.4 PL PL PL PL