PL100744B1 - Sposob,oraz urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej - Google Patents
Sposob,oraz urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej Download PDFInfo
- Publication number
- PL100744B1 PL100744B1 PL17614874A PL17614874A PL100744B1 PL 100744 B1 PL100744 B1 PL 100744B1 PL 17614874 A PL17614874 A PL 17614874A PL 17614874 A PL17614874 A PL 17614874A PL 100744 B1 PL100744 B1 PL 100744B1
- Authority
- PL
- Poland
- Prior art keywords
- conversion
- constant
- input
- mixed
- register
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 230000015654 memory Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
Przedmiotem wynalazku jest sposób otrzymywania zapisu mieszanego liczb okreslonych w minimalnie
niesymetrycznej reprezentacji resztowej, oraz urzadzenie do stosowania tego sposobu z przeznaczeniem do
wykorzystania w konstrukcji arytmometrów maszyn cyfrowych.
Znany jest sposób otrzymywania zapisu mieszanego liczby okreslonej w zapisie resztowym polegajacy na
wykonywaniu kolejno dwóch operacji najpierw na przeprowadzeniu operacji zerowania danej liczby a nastepnie
na pomnozeniu reszt otrzymanych w wyniku zerowania przez stala, której kod tworza formalne odwrotnosci
iloczynów modulów. Znane jest takie urzadzenie z ksiazki wydanej przez Sowietskoje Radio, Moskwa 1968 r. pt.
„Maszinnaja arifmetika w ostatocznych klassach" autorów I.J. Akuszskij, D.l. Judnickij i przedstawione na
rys. 6.41, które zawiera blok arytmometru skladajacy sie, dla N wybranych modulów reprezentacji resztowej
liczb, z N bloków iloczynów i sumatorów modularnych, bloku pamieci dla stalych zerowania, oraz bloku analizy
najbardziej znaczacej cyfry liczby. Wyjscie kazdego I-tego bloku iloczynów i sumatorów modularnych, gdzie
KKN - 1, jest polaczone tylko z wejsciem I -tego odpowiadajacego mu bloku stalych zerowania. Wyjscie
kazdego I -tego bloku stalych zerowania polaczone jest z wejsciami wszystkich N bloków iloczynów i sumato¬
rów modularnych. Wyjscie N-tego bloku sumatorów i iloczynów modularnych polaczone jest z blokiem analizy
wartosci najbardziej znaczacej cyfry liczby, którego wyjscie jest polaczone z wejsciem bloku do obliczania
minimalnego sladu liczby. Urzadzenie to nie pozwala na przyspieszenie wykonania operacji niemodularnych,
poniewaz zapis mieszany liczby otrzymuje sie w nim po zakonczeniu procesu zerowania.
Celem wynalazku jest skrócenie czasu wykonania operacji niemodularnych.
Istota sposobu otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezen¬
tacji resztowej polega na tym, ze cyfry a. zapisu mieszanego liczby, odpowiadajace modulom zapisu resztowego
m. otrzymywane sa kolejno, po kazdym dodaniu do tej liczby stalej konwersji o postaci resztowej, równej
iloczynowi cyfry a. i wagi w. j-tej pozycji zapisu mieszanego, przy czym na j-tej pozycji kazdej stalej konwersji2 100 744
znajduje sie wartosc bezwzgledna cyfry a. i znak najmniejszej co do wartosci bezwzglednej reszty z dzielenia
stalej konwersji przez modul m,. Urzadzenie wedlug wynalazku zawiera dwa rejestry wejsciowe polaczone
z wejsciem sumatorów modularnych, których wyjscie-jest polaczone z dwoma rejestrami wyjsciowymi i rejestrem
adresowym, przy czym kazdy z rejestrów wyjsciowych jest polaczony z jednym rejestrem wejsciowym, zas rejestr
adresowy poprzez pamiec stala zawierajaca stale konwersji jest polaczony z drugim rejestrem wejsciowym.
Urzadzenie pozwala na przeprowadzenie jednoczesnej konwersji dwóch liczb dzieki zastosowaniu pamieci
stalej zawierajacej stale konwersji i dodatkowego rejestru wyjsciowego sumatorów modularnych I daje dwu¬
krotne przyspieszenie wykonania operacji niemodularnych w porównaniu ze znanym rozwiazaniem. Liczba
stalych konwersji jest dwukrotnie mniejsza niz liczba stalych konwersji uzywanych w znanym urzadzeniu.
Przedmiot wynalazku jest blizej objasniony na podstawie opisu postaci stalych przechowywanych
w pamieci stalej, sposobu ich odczytu z pamieci, oraz rysunku przedstawiajacego schemat blokowy przyklado¬
wego urzadzenia.
Operacjami nlemodularnymi w zapisie resztowym nazywaja sie opes acje arytmetyczne, których wynik jest
funkcja wszystkich reszt argumentów. Z tego tez wzgledu operacje te nie mozna wykonywac na wszystkich
odpowiadajacych sobie resztach argumentów w sposób równolegly, jak to ma miejsce w operacjach modularnych.
W zapisie resztowym do operacji niemodularnych zalicza sie operacje porównywania liczb, badania nadmiaru,
badania znaku liczby i inne, natomiast do operacji modularnych nalezy dodawanie, odejmowanie, mnozenie,
zmiane znaku liczby i szczególny przypadek dzielenia.
We wszystkich operacjach niemodularnych konieczna jest znajomosc wartosci argumentów. Aby znalezc
wartosc liczby calkowitej X okreslonej w zapisie resztowym, nalezy dokonac jej konwersji do zapisu mieszanego,
to znaczy nalezy znalezc takie wartosci cyfr a, (Kj
n j-1 n
X = 2 a. n m. = 2 a, w.,
j = 1 J 1 = o ' j - i j J
gdzie
mQ = 1,
fn.i, m2 ... mRi — moduly zapisu resztowego,
w- — waga j-tej pozycji zapisu mieszanego, przy czym Wi =1, w. =rn. -, w. 1 dla 2
Dla minimslnie niesymetrycznej reprezentacji resztowej, która rózni sie od reprezentacji symetrycznej tym,
ze jednym z modulów jest liczba 2, cyfry a. spelniaja zaleznosc:
mi — 1 mj
gdzie symbol [ ] oznacza funkcje entier.
W pamieci stalej urzadzenia mozna przechowywac albo tylko dodatnie (dla dodatnich wartosci cyfr a,s*0)
albo tylko ujemne (dla ujemnych wartosci a) skladniki sumy wedlug wzoru na X, oraz m(, poniewaz wartosci
cyfr a sa polozone symetrycznie wzgledem zera (nie liczac cyfry dla modulu 2). Otrzymywanie stale], która nie
jest przechowywana w pamieci dokonuje sie przez zmiane znaku stalej odczytanej z pamieci. Sposób odczytu
stalych konwersji zostanie dalej wyjasniony na przykladzie pamieci ze stalymi dodatnimi. Postac przechowywa¬
nych w pamieci stalych konwersji jest nastepujaca: j-ta stala konwersji ma na pozycjach mniejszych od j reszty
równe zeru, które nie sa przechowywane w pamieci; na j-tej pozycji stalej konwersji znajduje sie znak reszty
(yWj)m., oraz dodatkowo bezwzgledna wartosc cyfry a^ na pozostalych pozycjach stalej konwersji znajduja sie
reszty (a.*Wj)mk, dla j+Kk
z dzielenia liczby a przez modul m.
W procesie konwersji liczby X z zapisu resztowego do zapisu mieszanego, stale konwersji sa dodawane ze
znakiem ujemnym do tak zwanej reszty konwersji, która na poczatku jest sama liczba X, a nastepnie kolejny
wynik sumowania stalej z poprzednia reszta konwersji. Dodawanie to odbywa sie w ten sposób, aby za kazdym
razem otrzymac kolejna cyfre zapisu mieszanego liczby X. Dla kazdego modulu m= stale konwersji sa
uszeregowane w pamieci wedlug wzrastajacej bezwzglednej wartosci reszty (a.^WjJm.. Adresem stalej konwersji
' " "" ' )m..
ejna
w pamieci jest para liczb, na która sklada sie numer pozycji — j, oraz wartosc"bezwzgledna reszty (ywlm.
W procesie konwersji stala jest odczytywana z pamieci na podstawie adresu (j, l/X'"1/m:), gdzie XJ"1 jest kol
reszta zerowania.100744 3
Aby otrzymac stala potrzebna w procesie konwersji, nalezy najpierw przez porównanie znaku reszty
(XJ"1)m- ze znakiem reszty (a. w.)m. okreslic czynnosc jaka trzeba wykonac na stalej odczytanej z pamieci,
a nastepnie jezeli porównywane znaki okaza sie jednakowe, to w momencie przeslania stalej na wejscie
sumatorów modularnych trzeba zmienic znaki wszystkich reszt znajdujacych sie na pozycjach wiekszych niz j
(poza reszta dla modulu 2), natomiast przed cyfra a, wstawic znak „plus". A Jesli porównywane znaki okaza sie
rózne, to w memencie przeslania statej do sumatorów nalezy wstawic tylko „minus" przed cyfra a,, W obu tych
przypadkach na pozycje mniejsze niz j sa wpisywane do stalej, w momencie przeslania jej do sumatorów, reszty
zerowe. ¦
Aby w wyniku sumowania stalej z reszta konwersji na j-tej pozycji otrzymac cyfre a,, nalezy w momencie
sumowania zablokowac reszte liczby XJ~1 dla modulu m,, to znaczy na jedno wejscie sumatora zamiast reszty
(XJ°1 )m} nalezy przeslac sygnaly zerowe.
Nizej podano dla zbioru modulów \ 2,3,5, 7j stale konwersji dla przypadku nastepujacych wag zapisu
mieszanego: Wi = 1, w2* = 2, wa = 6, W4 = 30.
i 2 3 S 7J adres stalel
(1,1)
(2,1)
(3,1)
(3,2)
(4,1)
(4,2)
(4,3)
W podanym zbiorze stalych, bezwzgledne wartosci cyfr a. sa zaznaczone kólkiem. <
Przyklad konwersji liczby X o kodzie {2,3. 5, 7}
Przyklad konwersji liczby X o kodzie (1,0,-1 , -2) do zapisu mieszanego:
(2,i3. 5. 7J
1 ; 0,-1,-2
+ <3>. -1.-1. -1
(j), -1 . -2 , -3
0 , 0, -2 . -2
0, Q> 1, 2
0, 0.1, 1
(P. <& <5>. 3
0, 0, 0, @
(D (3X0®
Stad mozna znalezc wartosc liczby X:
X =@- 2 • 3 • B ^D'^ • 3 +G> 2 -KP* HH.
W urzadzeniu, wedlug wynalazku, jest wykonywana jednoczesna konwersja dwóch argumentów do zapisu
mieszanego. W czasie, gdy jeden argument znajdujacy sie w rejestrze wejsciowym 1 Jest sumowany w sumatorach
modularnych 3 ze stala konwersji znajdujaca sie w rejestrze wejsciowym 2, z pamieci italej 7 na podstawie
zawartosci rejestru adresowego 6 jest odczytywana do rejestru wejsciowego 2 stala konwersji dla drqgiego
argumentu znajdujacego sie w rejestrze wyjsciowym 5, Wynik sumowania Jest przesylany do rejestru wyjsciowego
4 sumatorów modularnych ido rejestru adresowego 6 pamieci stalej, natomiast z rejestru wyjsciowego 6 drugi
argument jest przesylany do rejestru wejsciowego 1, Dalej w sumatorach modularnych 3 nastepuje sumowanie
drugiego argumentu ze stala konwersji i jednoczesnie z pamieci stalej 7 jest odczytywana stala konwersji dla
pierwszego argumentu. • "
©,4 100 744
Istotna zaleta podanego urzadzenia jest to, ze pozwala ono jednoczesnie z konwersja porównywac
otrzymane cyfry a. obu argumentów w operacji porównywania wartosci dwóch liczb. W ten sposób, wynik
porównania dwóch liczb otrzymuje sie w czasie jednej konwersji, zwiekszony o jeden takt pracy ukladu
porównania cyfr. Czescia takiego ukladu moga byc sumatory modularne.
Dla minimalnie niesymetrycznej reprezentacji resztowej liczb badanie nadmiaru wyniku sumowania dwóch
liczb mozna oprzec na operacji porównywania wartosci dwóch liczb przy zalozeniu, ze najbardziej znaczacym
modulem jest liczba 2. Wtedy badanie nadmiaru wyniku sumowania wykonuje sie w tym samym czasie co
operacja porównywania. W przedstawionym urzadzeniu czas badania nadmiaru wyniku mnozenia, wedlug
znanych metod, tez zmniejsza sie dwukrotnie dzieki jednoczesnemu przetwarzaniu dwóch liczb.
Claims (2)
1. Sposób otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej, znamienny tym, ze cyfry a. zapisu mieszanego liczby odpowiadajace modulom zapisu resztowego m, otrzymywane sa kolejno po kazdym dodaniu do tej liczby stalej konwersji o postaci resztowej równej iloczynowi cyfry a. i wagi w. J-tej pozycji zapisu mieszanego, przy czym na j-tej pozycji kazdej stalej konwersji znajduje sie wartosc bezwzgledna cyfry a, i znak najmniejszej co do wartosci bezwzglednej reszty z dzielenia stalej konwersji przez modul m..
2. Urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej zawierajace rejestry wejsciowe i wyjsciowe, oraz rejestr adresowy a takze sumatory modularne i pamiec stala, znamienne tym, ze dwa rejestry wejsciowe (1,2) polaczone sa z wejsciem sumatorów modularnych (3), których wyjscie jest polaczone z dwoma rejestrami wyjsciowymi (4, 5) i z rejestrem adresowym (6), przy czym kazdy z rejestrów wyjsciowych (4, 5) jest polaczony z jednym rejestrem wejsciowym (1), zas rejestr adresowy (6) poprzez pamiec stala (7) zawierajaca stale konwersji jest polaczony z drugim rejestrem wejsciowym (2). I—* * I li I . 1 1 r w 3 1 ? f | 1 [_ H 1 < 2 f | S L_ ,. i i— * » ' nJ( . r'n||(|u.i. Ul' THL li.ikhicJ 120+18
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL17614874A PL100744B1 (pl) | 1974-12-03 | 1974-12-03 | Sposob,oraz urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL17614874A PL100744B1 (pl) | 1974-12-03 | 1974-12-03 | Sposob,oraz urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL100744B1 true PL100744B1 (pl) | 1978-11-30 |
Family
ID=19969928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL17614874A PL100744B1 (pl) | 1974-12-03 | 1974-12-03 | Sposob,oraz urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL100744B1 (pl) |
-
1974
- 1974-12-03 PL PL17614874A patent/PL100744B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7653855B2 (en) | Random number test circuit, random number generation circuit, semiconductor integrated circuit, IC card and information terminal device | |
| US4115867A (en) | Special-purpose digital computer for computing statistical characteristics of random processes | |
| KR930020856A (ko) | 데이타 일치 검출 회로 | |
| PL100744B1 (pl) | Sposob,oraz urzadzenie do otrzymywania zapisu mieszanego liczby okreslonej w minimalnie niesymetrycznej reprezentacji resztowej | |
| RU75072U1 (ru) | Устройство для вычисления тригонометрических функций | |
| US3728687A (en) | Vector compare computing system | |
| SU1619243A2 (ru) | Генератор последовательности весов кода | |
| RU2029434C1 (ru) | Устройство для формирования остатка по произвольному модулю от числа | |
| RU2809741C1 (ru) | Устройство групповой структуры для детектирования шаблонов бит переменной разрядности | |
| SU752332A1 (ru) | Устройство дл вычислени функции | |
| SU1365078A1 (ru) | Устройство дл делени в избыточном последовательном коде | |
| SU1411734A1 (ru) | Последовательный сумматор | |
| SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
| SU385283A1 (ru) | Аналого-цифровой коррелятор | |
| SU423176A1 (ru) | Устройство для сдвига информации | |
| SU1756881A1 (ru) | Арифметическое устройство по модулю | |
| RU2012050C1 (ru) | Устройство для вычисления собственных значений (n x n)-матрицы | |
| SU1335967A1 (ru) | Генератор функций Уолша | |
| SU1425709A1 (ru) | Процессор быстрого преобразовани Фурье | |
| SU1649537A1 (ru) | Устройство дл умножени | |
| SU758145A1 (ru) | Устройство для вычисления квадратного корня 1 | |
| SU1465883A1 (ru) | Устройство дл делени чисел | |
| SU1569823A1 (ru) | Устройство дл умножени | |
| SU1151960A1 (ru) | Микропрограммное устройство управлени | |
| SU940155A1 (ru) | Устройство дл вычислени элементарных функций |