NO834726L - Lagerprogrammerbar styring med ord- og bitprosessor - Google Patents
Lagerprogrammerbar styring med ord- og bitprosessorInfo
- Publication number
- NO834726L NO834726L NO834726A NO834726A NO834726L NO 834726 L NO834726 L NO 834726L NO 834726 A NO834726 A NO 834726A NO 834726 A NO834726 A NO 834726A NO 834726 L NO834726 L NO 834726L
- Authority
- NO
- Norway
- Prior art keywords
- word
- processor
- address
- bit
- command
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000013507 mapping Methods 0.000 claims description 11
- 238000013500 data storage Methods 0.000 claims description 6
- 238000009877 rendering Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Communication Control (AREA)
- Programmable Controllers (AREA)
- Multi Processors (AREA)
- Transceivers (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Circuits Of Receivers In General (AREA)
- Electrophonic Musical Instruments (AREA)
- Advance Control (AREA)
- Devices For Executing Special Programs (AREA)
Description
Lagerprogrammerbar styring med ord- og bitprosessor
Oppfinnelsen angår en lagerprogrammerbar styring med cyklisk gjennomløpende brukerprogram og bestående av minst: a) en ordprosessor til å behandle driftssystem og ord-kommandoer, b) en bitprosessor til å behandle binære sammenknytnings-kommandoer, c) brukerprogramlager, driftssystemlager og datalager med binær prosessgjengivelse av periferibyggegrupper.
Lagerprogrammerbare styringer er beskrevet nærmere f.eks. i Siemens-tidsskriftet Energietechnik 1979/hefte 2, side 43-47, 1979, hefte 4, side 136-139, i europeisk patentskrift 10 170 og US patentskrift 3 921 146 eller 3 942 158.
Mikroprosessorer som for tiden er vanlige, og som i
det følgende blir betegnet som ordprosessorer, er med hensyn til sitt kommandosett i regelen dimensjonert for en vid bruker-krets, altså for universell anvendelse. I utviklingens løp tiltar dette kommandosett i omfang og kapasitet. Karakteristisk for denne utvikling er også at stadig flere informasjonsbærere (bits) blir sammenfattet og behandlet parallelt.
Der finnes imidlertid også spesielle anvendelsestilfeller hvor der i stor utstrekning må behandles informasjoner av en bits bredde. I dette tilfelle bærer f.eks. en bit uavhengig av andre, informasjonen om perifere tilstander som f.eks. bryter "inn" og bryter "ut", inngangsbetingelse oppfylt eller ikke oppfylt.
En bekvem lagerprogrammerbar styring av den innledningsvis angitte art skal både kunne gjennomføre logisk sammenknytning av data av en bits bredde og også utføre komplekse funksjoner med data av et ords bredde, som f.eks. aritmetikkfunksjoner, datatransfer, tidsdannelse osv.
Det er derfor gunstig innen rammen av en lagerprogrammerbar styring å anvende et flerprosessorsystem hvor utførelsen av binærkommandoene blir overført til en sæskilt rask bitprosessor, mens en relativt langsom ordprosessor derimot kan utføre de komplekse funksjoner (jfr. f.eks. Siemens-tidsskriftet Energietechnik 1980, hefte 9, side 361).
Da behandlingen av data av bitbredde og av ordbredde skjer blandet og tildels innbyrdes avhengig, behøves en spesiell metode til kobling og synkronisering av prosessorene.
I den forbindelse må der dessuten tas hensyn til at ordprosessoren i tillegg må gjennomføre spesielle rutiner både i bestemte avstander og også helt asynkront til det egentlige programforløp (ord- og bitoperasjoner). Det egentlige program-forløp med databehandling bit for bit og ord for ord skal belastes minst mulig av disse rutiner, men ha laveste priori-tet, dvs. at det når der forlanges en behandling av en av disse spesielle rutiner, er nødvendig å foreta denne straks og ubetinget.
Den foreliggende oppfinnelses oppgave består i å gi anvisning på en enkel sammenkobling og synkronisering av de to prosessorer, hvor man langt på vei er uavhengig av ordprosessorens art.
Denne oppgave blir ifølge oppfinnelsen løst ved de karakteristiske trekk ifølge hovedkravet. En særlig gunstig utførelse fås med følgende trekk: a) der er tilordnet bitprosessoren et lager med kommandoadresser, under hvilke programdeler for ordprosessoren
begynner,
b) ved lesningen og avviklingen av en binær sammenknytningskommando fra brukerprogramlageret påstyrer bitprosessoren en adresse hos lageret, under hvilken der står adressen til en programdel for ordprosessoren for fort-løpende avspørring av lageret (poll-sløyfe), c) ved lesning av en ordkommando fra brukerprogramlageret påstyrer bitprosessoren den adresse i lageret, under
hvilken begynnelsesadressen for den tilsvarende programdel for ordprosessoren er lagret, og går til holdetilstand inntil programdelen er avviklet.
Likeledes påstyrer bitprosessoren når et oppholdspunkt nås, den adresse i lageret hvor den adresse står under hvilken der begynner en rutine for behandling av oppholdspunktet i ordprosessorens driftssystem.
På den ovennevnte måte blir det oppnådd at det ved fast kommandokode for ordoperasjonen i brukerprogramlageret, er mulig å holde inngangsadressene til de tilordnede programdeler variable.
Oppfinnelsen vil bli belyst nærmere under henvisning
til tegningen.
Fig. 1 viser strukturen av den lagerprogrammerbare styring. Fig. 2 viser strukturen av koblingen mellom ordprosessor og bitprosessor.
Fig. 3 viser kommandobehandlingen i ordprosessoren,
og
fig. 4 kommandobehandlingen i bitprosessoren.
Ved det foreliggende flerprosessorsystem blir utførelsen av binærkommandoene overlatt en særskilt rask bitprosessor 3, mens en mer langsom ordprosessor 2 utfører de komplekse funksjoner. Ordprosessoren 2 disponerer en periferibus som inn- og utleveringsbyggegruppene 1 fra og til prosessoren er tilkoblet, og ennvidere også en intern systembus 22 hvortil der kan kobles driftssystemlager 4 og via datapenser 8 brukerprogramlager 5 og datalager 6. Til den samme bus 22 er også koblet bitprosessoren 3, som via egne buser 31 og 32 og via datapensene 8 utelukkende har aksess til brukerprogramlager 5 og datalager 6. Samtrafikken med periferien forløper alltid over ordprosessoren 2, som ved cyklusgrensene alltid deponerer tilstanden av alle inngangsinformas joner fra prosessen i det interne datalager 6, og som ved cyklusslutt overfører de utgangssignaler i datalageret 6 som resulterer av sammen-knytningene, til prosessperiferien. Under avviklingen av programmet blir der altså ikke arbeidet direkte med prosess-feriens egentlige signaler, men med den interne prosessgjengivelse i datalageret 6 (jfr. f.eks. europeisk patentskrift 10 170) .
Instruksjonene om bit- eller ordoperasjoner er deponert sjiffrert i et spesielt programmeringsspråk i brukerprogram lageret 5. Disse instruksjoner blir gjennomført av bitprosessoren 3 direkte og av ordprosessoren 2 i bestemte programdeler. Disse programdeler såvel som den innledningsvis omtalte rutine er i driftssystemlageret 4 for ordprosessoren 2 fast deponert i den anvendte mikroprosessors språk.
I det følgende blir der beskrevet en koblingsmetode
som tilfredsstiller de innledningsvis-nevnte krav (dvs. mulig-gjør felles behandling i et spesielt programmeringsspråk ved hjelp av ord- og bitprosessor) og tillater en universell konstruksjon av bitprosessoren 3, altså uavhengig av typen av tilkoblet ordprosessor 2.
Karakteristisk for det samlede system er at ordprosessoren 2 som standardmikroprosessor og bitprosessoren 3 har egne respektive programtellere og i første omgang kan arbeide helt uavhengig og asynkront i forhold til hverandre.
Selve bitprosessoren 3 forholder seg for ordprosessoren
2 som et lagergrensesnitt resp. en intelligent periferi-komponent. Den har interne registre hvorfra ordprosessoren 2 til enhver tid kan utlede momentan status som f.eks. "RUN" eller "HOLD". Ved skriveaksess til et av disse registre er det dessuten mulig til enhver tid å starte eller stoppe bitprosessoren 3 fra ordprosessoren 2.
Programtelleren for den egentlige programavvikling ligger i bitprosessoren 3. Denne henter etter å være startet, instruksjoner D fra programlageret 5 og inndeler disse etter ord-eller bitoperasjoner. Etter å ha konstatert en bitoperasjon, utfører den selv denne straks, og blir der konstatert en ordoperasjon, overleverer den denne til ordprosessoren 2
og går.automatisk til status "HOLD".
Selve bitprosessoren 3 har ingen aksess- eller styre-mulighet til ordprosessoren 2. Den stiller bare i sine interne registre informasjoner parat for ordprosessoren 2. Styringen av det samlede system må derfor gå ut fra ordprosessoren 2. Takket være dette prinsipp blir det oppnådd at bitprosessoren ikke behøver å være tilpasset noen spesiell ordproses-sortype, men kan gjøres generell med hensyn til sitt grense- snitt og kan håndteres av en vilkårlig standardprosessor som et lager eller en intelligent periferibyggesten.
Som det fremgår av fig. 2, består således oppgavene
for bitprosessoren 3 i ut fra kommando D i brukerprogramlageret 5 å hente under adressen A for sin programteller, fastslå kommandoens art (ord- eller bitoperasjon) og derpå reagere tilsvarende. Det betyr at bitprosessoren i tilfellet av bitoperasjoner avvikler disse, men når der konstateres en ordoperasjon, overleverer denne til ordprosessoren 2, hvorpå bitprosessoren så stoppes og venter til den påny startes av ordprosessoren. Oppgavene for ordprosessoren 2 består i å avvikle rutiner som forekommer asynkront eller også tids-styrt og i tillegg i å styre bitprosessoren 3 med avvikling av ordoperasjoner konstatert av bitprosessoren, i spesielle programdeler.
Hver ordoperasjon blir interpretert ved hjelp av en spesiell programdel av ordprosessoren 2. Inrisprangadressen i den programdel som er tilordnet en bestemt operasjon, med-deles ikke ordprosessoren 2 direkte via koden for ordoperasjonen i brukerprogramlageret 5, men via et mellomkoblet mapping-lager 9. Ordoperasjonens kode danner adressen A1
for en bestemt lagercelle i lageret 9, under hvilken innsprangadressen i den tilsvarende programdel er registrert som datum D1. Ved behandlingen av denne programdel kan ordprosessoren
så også ha aksess til ytterligere data i brukerprogramlageret. På denne måte blir det oppnådd at det ved fast kommandokode for ordoperasjonen er mulig å holde innsprangadressehe til de tilordnede programdeler variable.
Som angitt blir synkroniseringen mellom ord- og bitprosessor foretatt ved styring HOLD/start av bitprosessoren fra ordprosessorens side. Programtelleren for bitprosessoren 3 kan leses og skrives av ordprosessoren 2. Er programtelleren på forhånd belagt med en definert verdi ved hjelp av ordprosessoren, blir bitprosessoren 3 startet. Bitprosessoren 3 løper fritt igang og overtar de ovennevnte oppgaver. Imens behandler ordprosessoren 2 enten parallelt med bitprosessoren 3 aktuelle rutiner eller befinner seg i en uvirksomhetssløyfe
(poll-sløyfe) hvori den bare adresserer to på hinannen følgende 8 bit-registre 31 hos bitprosessoren 3, hvorpå disse registre
31 hos bitprosessoren 3 påstyrer, altså adresserer mapping-lageret 9 slik at dette legger data D1 svarende til ordoperasjonens art, på databusen. Disse data blir tolket som 16-
bit adresse A2, som ordprosessoren 3 nå avgrener til. Denne adresse A2 er enten innsprangadressen for en av programdelene for ordoperasjoner eller begynnelsen av selve denne uvirksom-hetssløyfe.
Så lenge der ikke konstateres noen ordoperasjon av bitprosessoren 3, leverer disse registre 31 ved adresseringen grunn-adressén AO for .mapping-lageret 9, dvs. poll-sløyfens inn-sprang- eller begynnelsesadresse. Konstaterer bitprosessoren 3 en ordoperasjon i brukerprogramlageret 5, så påkobler den mapping-lageret 9 via de tilsvarende endrede registre 31 ordoperasjonens kode som adresse A1, og ordprosessoren leser 1 sin sløyfe under de ovennevnte registres adresse datum D1 for den ved hjelp av bitprosessoren 3 adresserte lagercelle hos mapping-lageret 9, altså innsprangadressen A2 i programdelen D2 for denne ordoperasjon i lageret 4. Ordprosessoren 2 avgrener altså alltid dit som adressen i bitprosessoren peker mot i de ovennevnte registre 31, altså til begynnelsen, av sløyfen eller inn i en av programdelene.
Etter å ha konstatert en ordoperasjon, blir bitprosessoren 3 stående og må ved slutten av den tilsvarende programdel hos ordprosessoren for ordoperasjonen igjen startes av ordprosessoren 2. Da programtelleren i bitprosessoren blir inkrementert ved hver komplett innhenting av en instruksjon, får den allerede den riktige fortsettelsesadresse for videre lesning i brukerprogramlageret 5. Var ordoperasjonen en sprang-kommando, må ordprosessoren før den fornyede start av bitprosessoren 3 lade om dennes programteller til sprangmålet.
"Poll-sløyfen" hos ordprosessoren 2 består ved vanlig brukte mikroprosessorer av ca. 2-4 kommandoer: adressere bitprosessorens register og springe til den fra lageret 9 leste adresse. Derved blir der oppnådd en ekstremt kort reak-sjonstid selv når der konstateres ordoperasjoner.
Takket være mapping-lageret 9 blir dessuten en software-messig avgrening via liste overflødig og derved igjen spart tid.
Under behandlingen av bitoperasjoner kan ordprosessoren
2 via "interrupts" fra sin poll-sløyfe springe inn i de innledningsvis nevnte asynkront eller tids-styrte rutiner og avvikle disse parallelt med bitprosessorens arbeide, slik det også fremgår av fig. 3. Fastslår bitprosessoren 3 så
en ordoperasjon, fortsetter det egentlige programforløp bare så lenge til ordprosessoren 2 er vendt tilbake til sin poll-sløyfe og kan behandle ordoperasjonen.
Foruten de korte reaksjonstider ligger hovedfordelene
ved denne sammenkobling i den enkle mulighet for synkronisering mellom ord- og bitprosessor, i det mulige parallelle arbeide av to prosessorer og i uavhengigheten av ordprosessorens art når det gjelder utførelsen av bitprosessoren. Grensesnittet mot bitprosessoren er realisert som lagergrensesnitt og fritt for hvilke som helst ekstra styreledninger. Imidlertid er også en mindre kostbar, men til gjengjeld noe mindre presta-sjonsdyktig løsning mulig. Lageret 9 sløyfes. Lagerinnholdet som transformerer det nummer som spesifiserer ordkommandoens art, til innsprangadressen i ordkommandoens programdel, befinner seg da innenfor lageret 4 i et konstant datafelt. Ordprosessoren 2 leser i bitprosessoren bare den informasjon som viser om der har opptrådt en ordkommando, hvilken ordkommando som foreligger, og om et oppholdspunkt blir nådd.
Den nødvendige innsprangadresse blir nå bestemt pr. program ved aksess til tabellen, dvs. datafeltet.
Det er også mulig å unnvære omkoding av informasjonen
ved hjelp av lager og la ordprosessoren 2 benytte informasjonen fra bitprosessoren 3 direkte som innsprangadresse eller ut fra den å danne denne adresse med logiske eller aritmetiske operasjoner (maskering, skyvning, addisjon).
Claims (5)
1. Lagerprogrammerbar styring med cyklisk gjennomløpende brukerprogram, bestående av minst:
a) en ordprosessor til å behandle driftssystem og ord-kommandoer,
b) en bitprosessor til å behandle binære sammenknytnings-kommandoer,
c) brukerprogramlager, driftssystemlager og datalager med
binær prosessgjengivelse av periferibyggegrupper, karakterisert ved følgende trekk:
d) bitprosessoren (3) som leser brukerprogramlageret (5) sekvensielt, stanser når der konstateres en ordkommando, og stiller en informasjon som kjennetegner ordkommandoen, til rådighet,
e) ordprosessoren (2) får en fra denne informasjon avledet innsprangadresse for en programrutine svarende til ordkommandoen og springer til den således bestemte adresse.
2. Lagerprogrammerbar styring som angitt i krav 1, karakterisert ved følgende trekk:
a) der er tilordnet bitprosessoren (3) et mapping-lager (9) med kommandoadresser, under hvilke ordprosessorens (2) programrutiner begynner,
b) bitprosessoren (3) påstyrer ved lesningen og avviklingen av en binær sammenknytningskommando fra brukerprogramlageret (5) en adresse hos mapping-lageret (9)," under hvilken der står adressen for en programrutine hos ordprosessoren for fortløpende avspørring av mapping-lageret (9) (poll-sløyfe),
c) bitprosessoren (3) påstyrer ved lesning av en ordkommando i brukerprogramlageret (5) den adresse i mapping-lageret (9), under hvilken bégynnelsesadressen for den til ordkommandoen svarende kommandorutine for ordprosessoren (2) er lagret, og går hentil avvikling av programrutinen til oppholdstilstand, og ordprosessoren springer etter avspørring av adressen til denne kommandoadresse.
3. Lagerprogrammerbar styring som angitt i krav 1, karakterisert ved' at bitprosessoren (3) når et oppholdspunkt nås, påstyrer den adresse i mapping-lageret (9) hvor den adresse står under hvilken en rutine til behandling av oppholdspunktet i ordprosessorens (2) driftssystem begynner, og at ordprosessoren (2) derpå springer til denne adresse.
4. Lagerprogrammerbar styring som angittv i krav 1, karakterisert ved følgende trekk:
a) ordprosessoren (2) konstaterer ved en lesende aksess til registre som er påstyrt av bitprosessoren, om bitprosessoren (3) utfører en binærkommando, om og hvilken ordkommando har fremkalt et opphold for bitprosessoren (3), og/eller om et oppholdspunkt er nådd,
b) ordprosessoren bestemmer ut fra denne informasjon ved utlesning av et dataområde i driftsstystemlageret (4) en adresse som den så springer til.
5. Lagerprogrammerbar styring som angitt i krav 1, karakterisert ved at ordprosessoren (2) interpreterer den av bitprosessoren (3) overleverte informasjon direkte som sprangadresse eller bestemmer sprangadressen ved hjelp av aritmetiske eller logiske operasjoner.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833302940 DE3302940A1 (de) | 1983-01-28 | 1983-01-28 | Speicherprogrammierbare steuerung mit wort- und bitprozessor |
Publications (2)
Publication Number | Publication Date |
---|---|
NO834726L true NO834726L (no) | 1984-07-30 |
NO167112B NO167112B (no) | 1991-06-24 |
Family
ID=6189497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO834726A NO167112B (no) | 1983-01-28 | 1983-12-21 | Lagerprogrammerbar styring med ord- og bitprosessor. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4627025A (no) |
EP (1) | EP0120194B1 (no) |
JP (1) | JPS59142612A (no) |
AT (1) | ATE34856T1 (no) |
DE (2) | DE3302940A1 (no) |
ES (1) | ES529242A0 (no) |
NO (1) | NO167112B (no) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3508984A1 (de) * | 1985-03-13 | 1986-09-18 | Siemens AG, 1000 Berlin und 8000 München | Verarbeitungseinheit fuer befehle, bestehend aus ausfuehrungseinheit und zusatzausfuehrungseinheit |
JPS625407A (ja) * | 1985-07-01 | 1987-01-12 | Mitsubishi Electric Corp | 高速プログラマブルコントロ−ル装置 |
US4755967A (en) * | 1986-03-21 | 1988-07-05 | Monolithic Memories, Inc. | Programmable synchronous sequential state machine or sequencer having decision variable input mapping circuit responsive to feedback signals |
US5003466A (en) * | 1987-02-06 | 1991-03-26 | At&T Bell Laboratories | Multiprocessing method and arrangement |
US5068821A (en) * | 1989-03-27 | 1991-11-26 | Ge Fanuc Automation North America, Inc. | Bit processor with powers flow register switches control a function block processor for execution of the current command |
GB2232514B (en) * | 1989-04-24 | 1993-09-01 | Yokogawa Electric Corp | Programmable controller |
US5586275A (en) * | 1989-05-04 | 1996-12-17 | Texas Instruments Incorporated | Devices and systems with parallel logic unit operable on data memory locations, and methods |
US5142684A (en) * | 1989-06-23 | 1992-08-25 | Hand Held Products, Inc. | Power conservation in microprocessor controlled devices |
US5225974A (en) * | 1990-10-30 | 1993-07-06 | Allen-Bradley Company, Inc. | Programmable controller processor with an intelligent functional module interface |
JP2848060B2 (ja) * | 1991-10-24 | 1999-01-20 | 株式会社日立製作所 | プログラマブルコントローラおよびシーケンス制御方法 |
FR2695739B1 (fr) * | 1992-09-15 | 1994-11-18 | April Automates Sa | Procédé de traitement de données booléennes dans une unité centrale d'automate programmable et coprocesseur booléen pour la mise en Óoeuvre de ce procédé. |
EP0664897B1 (en) * | 1992-10-19 | 1998-11-25 | Siemens Energy & Automation, Inc. | High speed programmable logic controller |
JPH07319512A (ja) * | 1994-05-26 | 1995-12-08 | Fanuc Ltd | プログラマブル・ロジック・コントローラ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921146A (en) * | 1973-01-05 | 1975-11-18 | Gen Electric | Programmable data processor and controller system |
US3942158A (en) * | 1974-05-24 | 1976-03-02 | Allen-Bradley Company | Programmable logic controller |
JPS5227337A (en) * | 1975-08-27 | 1977-03-01 | Hitachi Ltd | Programable logic controller featuring numerical operation function |
US4212076A (en) * | 1976-09-24 | 1980-07-08 | Giddings & Lewis, Inc. | Digital computer structure providing arithmetic and boolean logic operations, the latter controlling the former |
US4165534A (en) * | 1977-04-25 | 1979-08-21 | Allen-Bradley Company | Digital control system with Boolean processor |
CA1103364A (en) * | 1977-04-25 | 1981-06-16 | Raymond A. Grudowski | Programmable controller with integral microprocessor |
US4172289A (en) * | 1977-10-05 | 1979-10-23 | Allen-Bradley Company | Programmable controller with programmable I/O scan rate |
JPS54114687A (en) * | 1978-02-27 | 1979-09-06 | Toyoda Mach Works Ltd | Sequence controller |
US4215399A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Special function control system for a dual microprocessor programmable process control system |
CA1119307A (en) * | 1978-12-15 | 1982-03-02 | Guenther K. Machol | Microcomputer having separate bit and word accumulators and separate bit and word instruction sets |
US4251883A (en) * | 1979-04-16 | 1981-02-17 | Allen-Bradley Company | Fault detection apparatus for a programmable controller |
JPS573139A (en) * | 1980-06-06 | 1982-01-08 | Mitsubishi Electric Corp | Operation processor |
DE3101270C2 (de) * | 1981-01-16 | 1985-07-25 | Christian Dipl.-Ing. 8000 München Nitschke | Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung |
-
1983
- 1983-01-28 DE DE19833302940 patent/DE3302940A1/de not_active Withdrawn
- 1983-12-21 NO NO834726A patent/NO167112B/no unknown
-
1984
- 1984-01-04 US US06/568,105 patent/US4627025A/en not_active Expired - Fee Related
- 1984-01-16 AT AT84100397T patent/ATE34856T1/de not_active IP Right Cessation
- 1984-01-16 EP EP84100397A patent/EP0120194B1/de not_active Expired
- 1984-01-16 DE DE8484100397T patent/DE3471777D1/de not_active Expired
- 1984-01-27 JP JP59013219A patent/JPS59142612A/ja active Pending
- 1984-01-27 ES ES529242A patent/ES529242A0/es active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3302940A1 (de) | 1984-08-02 |
EP0120194B1 (de) | 1988-06-01 |
JPS59142612A (ja) | 1984-08-15 |
US4627025A (en) | 1986-12-02 |
EP0120194A2 (de) | 1984-10-03 |
NO167112B (no) | 1991-06-24 |
ES8500476A1 (es) | 1984-10-01 |
EP0120194A3 (en) | 1985-07-10 |
ATE34856T1 (de) | 1988-06-15 |
ES529242A0 (es) | 1984-10-01 |
DE3471777D1 (en) | 1988-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO834726L (no) | Lagerprogrammerbar styring med ord- og bitprosessor | |
US5465335A (en) | Hardware-configured operating system kernel having a parallel-searchable event queue for a multitasking processor | |
US5553291A (en) | Virtual machine control method and virtual machine system | |
EP0100140B1 (en) | Data processing system and method of starting up system | |
US4520441A (en) | Data processing system | |
US3913070A (en) | Multi-processor data processing system | |
US4298927A (en) | Computer instruction prefetch circuit | |
EP0230664A2 (en) | Master slave microprocessor system with virtual memory | |
US5003458A (en) | Suspended instruction restart processing system based on a checkpoint microprogram address | |
US4126894A (en) | Memory overlay linking system | |
NO174788B (no) | Mikrodatamaskinsystem omfattende en mikroprosessor med en gitt databredde samt fremgangsmåte for å operere et slikt mikrodatamaskinsystem | |
KR890005352B1 (ko) | 버퍼 기억제어 시스템(buffer storage system) | |
JPS59502158A (ja) | 仮想メモリデータプロセッサ及びそのアクセス誤り回復方法 | |
US5029073A (en) | Method for fast establishing a co-processor to memory linkage by main processor | |
NO167111B (no) | Lagerprogrammerbar styring. | |
NO834728L (no) | Lagerprogrammerbar styring | |
EP0182126B1 (en) | Directing storage requests during master mode operation | |
US5146569A (en) | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension | |
EP0349004A3 (en) | Data processor capable of treating interrupt at a high speed | |
KR920006768B1 (ko) | 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치 | |
NO167110B (no) | Lagerprogrammerbar styring. | |
IE61307B1 (en) | Method to execute two instruction sequences in an order determined in advance | |
US5487157A (en) | Microprogrammed microcomputer with high-speed interrupt for DRAM refresh | |
JP2564290B2 (ja) | 命令再開処理方法および装置 | |
CN86105135A (zh) | 适用于实现顺序控制和伺服控制的计算机系统 |