NO821424L - Montasjearrangement samt fremgangsmaate og utstyr for fremstilling av samme. - Google Patents

Montasjearrangement samt fremgangsmaate og utstyr for fremstilling av samme.

Info

Publication number
NO821424L
NO821424L NO821424A NO821424A NO821424L NO 821424 L NO821424 L NO 821424L NO 821424 A NO821424 A NO 821424A NO 821424 A NO821424 A NO 821424A NO 821424 L NO821424 L NO 821424L
Authority
NO
Norway
Prior art keywords
base plate
components
pattern
flexible
layer
Prior art date
Application number
NO821424A
Other languages
English (en)
Inventor
Mohamed Mah Abdalla El Refaie
Original Assignee
Itt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Itt filed Critical Itt
Publication of NO821424L publication Critical patent/NO821424L/no

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Electrotherapy Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Communication Control (AREA)

Description

Foreliggende oppfinnelse angår mellomliggende forbindelses-lag for overflatemontering av kretselementer i form av uinnkapslede (bare) integrerte kretsbrikker (chips) for automatisk trådmontering, i form av brikker festet til strimmel eller bånd for automatisk båndmontering, og for innkapslede brikker på ikke ledende bærere av keramikk eller plast, idet alle de ovennevnte typer heretter benevnes som komponenter.
Det er tidligere kjent at man kan oppnå øket systemeffektivi-tet i elektroniske systemer, noe som indikeres av reduserte størrelser på kretsene og reduserte forsinkelsestider, ved å benytte en øket integrering på brikkenivå. Det er også kjent at økningen i integreringsnivået henger sammen med økningen i kravene som stilles til utgangssignalene fra signalstiftene. Den domine-rende form for brikkemontasje er i øyeblikket "to komponenter på linje" konfigurasjonen, hvor signalstiftene som representerer utgangene er formet slik at de kan innsettes i komponentenes montasjehull i de velkjente gjennompletterte hull i kretskortene. Denne konfigurasjonen medfører alvorlige begrensninger på system-ef f ektiviteten både på grunn av de store inngrep det fører til i det tilgjengelige arealet som foreligger for gjensidige forbindelser på substratet og p.g.a. den elektriske ydelsen til kretsen. Utviklingen av storskalaintegrerte kretser (LSI) og ekstra storskalaintegrerte kretser (VLSI), samt integrerte kretser med svært høy hastighet (VHSIC) krever i sin tur et økende antall signalstiftutganger og fordrer således en utvikling henimot stadig mer avanserte teknikker når det gjelder brikkemonteringen og festet til overflaten på det innbyrdes forbindende substrat.
Keramiske substrater for ett-lags og fler-lags tykkfilm-hybrid-forbindelser for gjensidig forbindelse mellom komponenter i form av nakne brikker og for overflatemontering av keramiske, ikke ledende brikkebærere, er allerede i bruk på grunn av den tilsynelatende fordel med tilpasning av termisk utvidelseskoeffi-sient mellom silikon og aluminiumoksyd (som vil bli mer detaljert beskrevet nedenfor). Keramiske substrater har imidlertid en del ulemper slik som en høy dielektrisitetskonstant, et begrenset areal for interne forbindelser, en begrenset lederbredde og avstand mellom ledere (forårsaket av den nøyaktighet som er oppnåelig med silketrykk-teknikk (screen printing)), samt høye kostnader for enkelte av materialene som benyttes, f.eks. gullet i de ledende blekktyper som benyttes.
Betraktes påkjenningene ved grenseflaten mellom komponentene og substratet på grunn av ulike termiske nivåer, så skyldes denne en kraft F uttrykt ved følgende ligning:
hvor A er tverrsnittarealet til forbindelsene,
ac er varmetuvidelseskoeffisienten til komponenten, a s er varmeutvidelseskoeffisienten til substratet, AT er temperaturforskjellen,
Es er elastisitetsmodulen til substratet,
Ec elastisitetsmodulen til komponenten, og
Disse uttrykkene gjenfinnes også i andre ligninger for på-kjenninger av mekanisk natur eller andre belastningsbetingelser. Derfor gjelder følgende forhold:
For en endelig temperaturdifferanse mellom komponentene og substratet og for et endelig areal vil kreftene som foreligger ved forbindelsen være svært små dersom én eller begge nedenstående betingelser er tilfredsstilt.
Betingelsen (1) kan tilfredsstilles ved å benytte materialer som er tilpasset slik at de har omtrent samme termiske utvidelses-koeffisient, noe som er tilfelle med keramiske substrater opp-bygget som tykke filmer, som nevnt ovenfor.
Betingelsen (2) kan tilfredsstilles ved å benytte et substrat med en meget lav elastisitetsmodul.
En annen kilde for stresspåkjenninger mellom direkte monterte komponenter og den trykte kretsen som komponenten er montert på, er bøyninger eller vridninger i det trykte kretssub-stratet på grunn av ytre belastninger. Dette er særlig relevant der hvor substratet er fremstilt av materialer som f.eks. papir-baserte laminater innsatt med epoxy-harpikser. Én metode for å eliminere disse ulemper som skriver seg fra den direkte montasje av ikke-ledende komponenter på fleksible trykte kretsplater, er beskrevet i britisk patent nr. 1.565.748, som anviser en spesiell form og reduksjon av arealet i kontaktflatene hvor komponentene er fastloddet.
I henhold til foreliggende oppfinnelse er det tilveiebragt
en fremgangsmåte for overflatemontering av komponenter hvor det mellom en basisplate av et stivt substrat og et overflatelag som omfatter et ledende mønster, til hvilket overflatelag komponenter blir festet ved hjelp av elektriske forbindelser mellom komponentene og mønsteret, tilveiebringes et mellomliggende lag av et fleksibelt, isolerende materiale.
Oppfinnelsen angår også en komponentmontasje som omfatter minst én stiv grunnplate som bærer minst ett fleksibelt isolerende belegg på minst én av sine sideflater, hvilket fleksibelt belegg på den side som vender bort fra den stive grunnplaten er forsynt med et mønster av elektriske ledere, samt én eller flere komponenter anbragt på denne fjerntliggende overflate, idet komponentene er festet til ledermønsteret ved elektriske forbindelser mellom komponentene og ledningsmønsteret.
For å gi en klarere forståelse av foreliggende oppfinnelse vises til nedenstående detaljerte beskrivelse av utførelses-eksempler, samt til de ledsagende tegninger, hvor:
- Fig. 1 viser en fremgangsmåte for montasje av en komponent på
et fleksibelt underlag,
- Fig. 2 viser en alternativ konstruksjon for et fleksibelt underlag, og - Fig. 3 viser en konstruksjon for et dobbeltsidig fleksibelt underlag.
I fremgangsmåten som er vist i fig. 1 har grunnplaten 1, som består av et egnet stivt materiale (enten isolerende eller ledende), avleiret på sin overflate et tynt belegg 2 av en isolerende elastomer med en lav elastisitetsmodul. Den stive grunnplaten 1 kan være av metall, f.eks. kobber eller aluminium, for å gi god termisk ledningsevne, eller kan bestå av en isolator som f.eks. keramikk, glassforsterket plast, epoxy, polyamid eller polytetrafluoretylen (PTFE). Det kan foretas en konvensjonell overflate-behandling på grunnplaten for å bedre adhesjonen mellom denne og det elastomere belegget. Det elastomere belegget 2 blir påført ved dypping, påsprøyting, laminering, overtrekking eller på en annen måte, idet det påføres som et belegg på overflaten til grunnplaten. Det elastomere belegget 2 består fortrinnsvis av en ikke-herdet termoherdende polymer som, når den deretter blir herdet, får egnede egenskaper for mottagelse av det deretter deponerte mønster av metalledere. Polymerer med kjente elektriske egenskaper og egnet for denne bruk omfatter bl.a. epoxy-harpikser, polyamider, akrylonitriske butadiener osv. Den på-førte polymer blir deretter oppvarmet, f.eks. til 160 - 250°C slik at den herdes, og temperaturen kan opprettholdes i 1 til 3 timer, avhengig av hvilken polymertype som benyttes. Overflaten til den herdede polymer blir deretter bearbeidet på en konvensjonell måte før den påfølgende ikke-elektriske påføring av metallbelegg, f.eks. kopper. Et mønster av metalledere 3 blir deretter på en ikke-elektrisk måte avsatt på den forut preparerte overflate, og mønsteret omfatter ledere som avsluttes i større ledende områder eller øyer 3a, hvor elektriske forbindelser kan opprettes med en dertil montert komponent. Det metalliske ledermønster blir deretter påført ytterligere ledende belegg ved elektrolyse, hvorved det endelige ledermønster dannes. Komponenten 4, som er utstyrt med egnede metalliske kontaktområder, anbringes deretter i posisjon på mønsteret av ledere, og mellomliggende forbindelser 5 dannes v.hj.a. lodding. På grunn av fleksibiliteten til det elastomere belegg vil ikke strekkpåkjenninger som skyldes mistilpasning mellom den termiske utvidelse til belegget og grunnplaten overføres til loddeforbindelsene. Det er klart at den stive grunnplaten kan forberedes for montasje av komponenter på begge sider av grunnplaten.
Når flere kompliserte innbyrdes forbindelser er nødvendig, f.eks. mellom flere komponenter montert på et felles substrat eller grunnplate, kan det bli nødvendig å tilveiebringe to eller flere innbyrdes forbindende belegg på samme side av substratet. Et slikt arrangement er vist i fig. 2. Grunnplaten eller sub- stråtet 1 er her først belagt med et første tynt elastomert belegg 2, på hvilket et første mønster av ledere 3 er tildannet som tidligere omtalt. "Vertikale" innbyrdes forbindelser eller veier (søyler) 6 blir deretter dannet v.hj.a. velkjent såkalt søylebeleggingsteknikk (pilar plating). Et annet elastomert belegg 7 avleires deretter og lar toppen av søylene eller veiene 6 være blottlagt. En ytterligere avsetting av metall utføres deretter for å tilveiebringe et andre ledende mønster 8 som er isolert fra det første mønsteret. Samtidig kan det dannes ekstra ledermønstre 3b som er utvidelser av det opprinnelige leder-mønsteret 3 og elektrisk forbundet med dette over veiene eller søylene 6. Kontaktarealer 9 dannes deretter, og endelig påføres et tynt elastomert belegg 10, som dekker det hele bortsett fra kontaktarealene 9, som er blottlagt for montasje av komponentene på den måte som tidligere er omtalt.
Hvis to gjensidig forbindende belegg kreves på begge sider av grunnplaten, kan en konstruksjon som vist i fig. 3 benyttes. Dersom den stive grunnplaten 1 er fremstilt av et ledende materiale, f.eks. kobber eller aluminium, blir først "søyle"-hull 11 stanset ut eller boret ut i grunnplaten, og et første tynt elastomert belegg 2 påføres slik at innsiden av hullene 11 og også de flate områder rundt hullene på siden av platen blir dekket. Ledningsmønstrene 3 dannes deretter slik at deler av mønsteret 3c utgjør gjennompletterte hull som representerer "vertikale" ledningsveier eller søyler som omtalt ovenfor. Kontaktarealene 9 tilveiebringes på samme måte som tidligere nevnt, og substratet fullstendiggjøres ved påføring av et endelig elastomert belegg 12. For stive grunnplater fremstilt av et isolerende materiale kan det første lag med elastomer påføres og herdes før "søyle"-hullene dannes og før den påfølgende avleiring av det metalliske mønster. Når to eller flere lag kreves, kan de ekstra nødvendige lag påføres på én eller begge sider av grunnplaten under bruk av de fremgangsmåtetrinn som er beskrevet i forbindelse med fig. 2.
Som et alternativ til ikke-elektrisk avleiring av metalliske ledere er det mulig å tildanne mønsteret av ledende polymerer som kan være egnet som lederveier i seg selv uten ytterligere me-tallisering eller som deretter kan pålegges et tykkere metallbelegg ad elektrolyttisk vei. Når påføring av ledermønster på ikke-elektrisk måte skal benyttes, kan det velges mellom flere metoder for å frembringe ledermønsteret. Det elastomere belegget kan behandles- selektivt for å akseptere den ikke-elektriske avleiring, og deretter kan ytterligere metallbelegg påføres ved elektrolyse ved en ekstra tilleggsprosess. Alternativt kan hele den elastomere overflate behandles og belegges på en ikke-elektrisk måte, hvorpå et fotoresistent belegg<p>åføres, eksponeres selektivt og behandles slik at det elektriske belegg fjernes, hvoretter det ikke-eksponerte fotoresistente belegg sammen med det underliggende og uønskede metallbelegg som er påført på en ikke-elektrisk måte, fjernes. Videre er det mulig å inkorporere en metallsaltdetektor, f.eks. kobbersaltdetektor, i elastomeren, og denne kan, når den selektivt eksponeres med ultrafiolett stråling, bli omdannet så den utgjør en reseptor for ikke-elektrisk avleiring.
Det skal bemerkes at tykkelsen til det elastomere belegg avhenger av kravene som stilles til det endelige produkt. Jo tykkere belegget er, jo større vil stresspåkjenningene være mellom komponenten og den stive grunnplaten. Omvendt gjelder at jo tynnere belegget er desto bedre vil varmeutstrålingen fra kom<p>onentene være via substratet, særlig dersom substratet har en stiv metallkjerne.

Claims (13)

1. Fremgangsmåte for overflatemontering av komponenter, karakterisert ved at det mellom en basisplate (1) av et stivt substrat og et overflatelag (3) som omfatter et ledende mønster, til hvilket overflatelag komponenter (4) blir festet ved hjelp av elektriske forbindelser mellom komponentene og mønsteret, tilveiebringes et mellomliggende lag (2) av et fleksibelt, isolerende materiale.
2. Fremgangsmåte ifølge krav 1, karakterisert ved at ekstra lag (7> av et fleksibelt, isolerende materiale og leder-mønstre (8) er tilveiebragt mellom overflatelaget (3) og det mellomliggende lag (2), og at de ekstra ledermønstre (8) er elektrisk forbundet med overflatelaget (3) v.hj.a. vertikale innbyrdes forbindelser eller søyler (6). tildannet gjennom de mellomliggende lagene (7)_ av fleksibelt'materiale.
3. Fremgangsmåte ifølge krav 1 eller 2, karakterisert ved at de(t) fleksible lag (2, 7) er fremstilt av et varmeherdende, elastomert materiale.
4. Fremgangsmåte ifølge et av de foregående krav, karakterisert ved at ledermønstrene opprinnelig dannes uten anvendelse av elektrisitet, v.hj.a. et avleiret (deposited) metall og deretter eléktropletteres.
5. Fremgangsmåte ifølge et av kravene 1-4, karakterisert ved at den stive basisplaten består av metall.
6. Fremgangsmåte ifølge et av kravene 1-5, karakterisert ved at den stive basisplaten består av et isolerende materiale.
7. Fremgangsmåte ifølge krav 5, karakterisert ved at basisplaten er fremstilt av aluminiumoksyd-keramikk, glassforsterket epoxy, polymid eller PTFE (polytetrafluoretylen).
8. Fremgangsmåte ifølge et av de foregående krav, karakterisert ved at den stive basisplaten på begge sider er dekket med et fleksibelt materiale og har (et) lednings-mønster(re) på begge sider.
9. Fremgangsmåte ifølge krav 8, karakterisert ved at ledningsmønstrene på begge sider er gjensidig forbundet med hverandre av gjennompletterte hull i den stive basisplaten.
10. Komponentsammenstilling (montasje) fremstilt i henhold til fremgangsmåten ifølge ett av de ovenstående krav og omfattende en stiv basisplate, karakterisert ved at den på minst én av sine sideflater er forsynt med minst ett fleksibelt isolerende lag som på den side som vender bort fra den stive substratplaten er forsynt med et mønster av metalliske ledere, samt én eller flere komponenter lokalisert på den bortvendende sideflate, idet komponentene er festet til ledermønsteret ved gjensidige, elektriske forbindelser mellom komponenten(e) og ledermønsteret.
11. Komponentsammenstilling ifølge krav 10, karakterisert ved at den på hver sideflate har et fleksibelt lag anbragt på den siden som vender bort fra den stive substratplaten med et mønster av metalliske ledere til hvilket det er festet elektriske komponenter ved hjelp av gjensidige elektriske forbindelser mellom komponentene og ledermønsteret, idet sammen-stillingen omfatter ett eller flere hull gjennom den stive substratplaten, hvilke hull rommer de metalliske forbindelser mellom de metalliske ledermønstre på de to sider av substratet.
12. Komponentsammenstilling ifølge krav 10 eller 11, karakterisert ved at det på minst én av sideflatene er tilforordnet ett eller flere tilleggslag av fleksibelt materiale, samt metalliske, ledende mønstre mellom overflatelaget og det førstnevnte fleksible lag, idet de(t) ekstra tilleggslag er koblet til overflatens leder-lag ved hjelp av "vertikale" innbyrdes forbindelsesveier eller søyler (6) som er tildannet gjennom de(t) mellomliggende lag av fleksibelt materiale.
13. Et trykt krets-kort omfattende en stiv grunnplate som på én side bærer et ledende mønster, karakterisert ved at det mellom grunnplaten og det ledende mønster befinner seg minst ett mellomliggende, fleksibelt og isolerende lag, at det ledende mønster er utformet med tanke på at det skal kunne motta overflatemonterte komponenter som er direkte tilkoblet mønsteret, idet det mellomliggende sjikt er utformet slik at det vil absor-bere ulik termisk utvidelse som måtte oppstå mellom monterte komponenter og grunnplaten.
NO821424A 1981-05-06 1982-04-30 Montasjearrangement samt fremgangsmaate og utstyr for fremstilling av samme. NO821424L (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8113873A GB2097998B (en) 1981-05-06 1981-05-06 Mounting of integrated circuits

Publications (1)

Publication Number Publication Date
NO821424L true NO821424L (no) 1982-11-08

Family

ID=10521611

Family Applications (1)

Application Number Title Priority Date Filing Date
NO821424A NO821424L (no) 1981-05-06 1982-04-30 Montasjearrangement samt fremgangsmaate og utstyr for fremstilling av samme.

Country Status (7)

Country Link
EP (1) EP0064854B1 (no)
JP (1) JPS5828848A (no)
AT (1) ATE11713T1 (no)
DE (1) DE3262203D1 (no)
DK (1) DK201182A (no)
GB (1) GB2097998B (no)
NO (1) NO821424L (no)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602318A (en) * 1981-04-14 1986-07-22 Kollmorgen Technologies Corporation Substrates to interconnect electronic components
DE3138987C2 (de) * 1981-09-30 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum Verhindern von Beschädigungen von Bausteinen bzw. Leiterbahnen auf einer Leiterplatte
CH660551GA3 (no) * 1982-12-27 1987-05-15
GB8304890D0 (en) * 1983-02-22 1983-03-23 Smiths Industries Plc Chip-carrier substrates
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
DE3406528A1 (de) * 1984-02-23 1985-08-29 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
JPH0642515B2 (ja) * 1984-12-26 1994-06-01 株式会社東芝 回路基板
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
DE3536883A1 (de) * 1985-10-16 1987-04-16 Isola Werke Ag Basismaterial fuer gedruckte schaltungen
DE3625263A1 (de) * 1986-07-25 1988-02-04 Basf Ag Mikroelektronische bauelemente sowie dickschicht-hybridschaltungen
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US4847136A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Thermal expansion mismatch forgivable printed wiring board for ceramic leadless chip carrier
US5194934A (en) * 1988-07-27 1993-03-16 Semiconductor Energy Laboratory Co., Ltd. Mounting structure for a semiconductor chip having a buffer layer
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5559369A (en) * 1989-10-02 1996-09-24 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JP2634351B2 (ja) * 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
US6111308A (en) * 1991-06-05 2000-08-29 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
JPH06204632A (ja) * 1991-06-21 1994-07-22 Shin Kobe Electric Mach Co Ltd 表面実装プリント配線板用銅張り積層板
JPH05327152A (ja) * 1992-05-18 1993-12-10 Sanken Electric Co Ltd 配線基板及びその製造方法
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
DE4315160A1 (de) * 1993-05-07 1994-11-17 Bodenseewerk Geraetetech Halterung für Mikrosysteme
US5599744A (en) * 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
SE509570C2 (sv) * 1996-10-21 1999-02-08 Ericsson Telefon Ab L M Temperaturkompenserande organ och förfarande vid montering av elektronik på ett mönsterkort
JP3152180B2 (ja) * 1997-10-03 2001-04-03 日本電気株式会社 半導体装置及びその製造方法
US6299053B1 (en) 1998-08-19 2001-10-09 Kulicke & Soffa Holdings, Inc. Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
EP1211920B1 (en) * 1999-08-12 2010-09-15 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
EP1677585A4 (en) 2004-01-30 2010-05-19 Ibiden Co Ltd MULTILAYER PCB AND MANUFACTURING METHOD THEREFOR
EP1705972A4 (en) 2004-04-28 2010-05-19 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
EP1753278A4 (en) 2004-05-27 2010-05-19 Ibiden Co Ltd MULTILAYER PRINTED CIRCUIT BOARD
CN101371357B (zh) 2006-01-24 2011-04-13 Nxp股份有限公司 半导体部件的应力缓冲封装
EP2183775A2 (en) 2007-07-26 2010-05-12 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
EP2186133A2 (en) 2007-07-30 2010-05-19 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
WO2016018263A1 (en) * 2014-07-29 2016-02-04 Hewlett-Packard Development Company, L.P. Elastomeric coating on a surface
GB201503089D0 (en) * 2015-02-24 2015-04-08 Flight Refueling Ltd Hybrid electronic circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) * 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
IT981202B (it) * 1972-05-31 1974-10-10 Ibm Procedimento per fissare circui ti microminiaturizzati a moduli di supporto e composto adesivo isolante impiegato in tale pro cedimento
US3896544A (en) * 1973-01-15 1975-07-29 Essex International Inc Method of making resilient electrical contact assembly for semiconductor devices
JPS51150672A (en) * 1975-06-19 1976-12-24 Sharp Kk Method of fixing electronic parts
JPS5272466A (en) * 1975-12-15 1977-06-16 Matsushita Electric Ind Co Ltd Printed circuit board
JPS5333366A (en) * 1976-09-09 1978-03-29 Citizen Watch Co Ltd Ic mounting structure
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method

Also Published As

Publication number Publication date
EP0064854B1 (en) 1985-02-06
ATE11713T1 (de) 1985-02-15
EP0064854A1 (en) 1982-11-17
GB2097998A (en) 1982-11-10
DE3262203D1 (en) 1985-03-21
JPS5828848A (ja) 1983-02-19
GB2097998B (en) 1985-05-30
DK201182A (da) 1982-11-07

Similar Documents

Publication Publication Date Title
NO821424L (no) Montasjearrangement samt fremgangsmaate og utstyr for fremstilling av samme.
US7435913B2 (en) Slanted vias for electrical circuits on circuit boards and other substrates
US6313402B1 (en) Stress relief bend useful in an integrated circuit redistribution patch
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
EP0399161B1 (en) Multi-level circuit card structure
US5342207A (en) Electrical interconnection method and apparatus utilizing raised connecting means
US4993148A (en) Method of manufacturing a circuit board
US4509096A (en) Chip-carrier substrates
US5224265A (en) Fabrication of discrete thin film wiring structures
US5450290A (en) Printed circuit board with aligned connections and method of making same
US5920123A (en) Multichip module assembly having via contacts and method of making the same
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
US6519161B1 (en) Molded electronic package, method of preparation and method of shielding-II
CN105704926B (zh) 电子模块的制备方法以及电子模块
US5861322A (en) Process for manufacturing an interconnection substrate to connect a chip onto a reception substrate
US5587885A (en) Mechanical printed circuit board/laminated multi chip module interconnect apparatus
GB2129223A (en) Printed circuit boards
CA2077720C (en) Process of forming electrical connections between conductive layers using thermosonic wire bonded bump vias and thick film techniques
GB2204184A (en) Mounting electronic components on substrates
GB2135525A (en) Heat-dissipating chip carrier substrates
US5763060A (en) Printed wiring board
US5880935A (en) Device for using in an electronic controller
JPH1079568A (ja) プリント配線板の製造方法
CN110521292A (zh) 印刷电路板及其制造方法
US6510606B2 (en) Multichip module