NL8800801A - Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem. - Google Patents

Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem. Download PDF

Info

Publication number
NL8800801A
NL8800801A NL8800801A NL8800801A NL8800801A NL 8800801 A NL8800801 A NL 8800801A NL 8800801 A NL8800801 A NL 8800801A NL 8800801 A NL8800801 A NL 8800801A NL 8800801 A NL8800801 A NL 8800801A
Authority
NL
Netherlands
Prior art keywords
processing system
data processing
memory
data
addresses
Prior art date
Application number
NL8800801A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8800801A priority Critical patent/NL8800801A/nl
Priority to US07/316,720 priority patent/US5109488A/en
Priority to FI891401A priority patent/FI891401A/fi
Priority to EP89200756A priority patent/EP0335462B1/en
Priority to ES89200756T priority patent/ES2058469T3/es
Priority to DE68917345T priority patent/DE68917345T2/de
Priority to JP1074786A priority patent/JP2780718B2/ja
Priority to KR1019890003822A priority patent/KR960016400B1/ko
Publication of NL8800801A publication Critical patent/NL8800801A/nl
Priority to HK44396A priority patent/HK44396A/xx

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Memory System (AREA)
  • Shift Register Type Memory (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

V
£
V
Jfc PHN 12.496 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem.
De uitvinding heeft betrekking op een data-verwerkend systeem, omvattende een geheugen voor het bufferen van achtereenvolgende data-eenheden voor de duur van in cycli repeterende verblijftijden.
De uitvinding betreft tevens selektiemiddelen voor het, 5 voor elk van minstens twee geheugenlokaties, genereren van een periodieke sequentie van tijdsleuven met lengtes corresponderend met de verblijftijden, geschikt voor toepassing in een dergelijk systeem. Een data-verwerkend systeem van de in de aanhef vermelde soort is bekend uit "Efficient code generation for horizontal architectures: Compiler 10 techniques and architectural support", Rau et al., 9th Annual Symposium on Computer Architecture, Austin, 1982, pagina's 131-139. In deze literatuurplaats wordt ook een toepassingsgebied, parallelle en iteratieve data-bewerkingen, uitvoerig beschreven, üit verscheidene parallelle stromen van achtereenvolgende data-eenheden worden bij data-15 verwerking nieuwe stromen gecreëerd. Alvorens de data-eenheden van de nieuwe stromen opnieuw bewerkingen te laten ondergaan, dienen deze data-eenheden ten opzichte van elkaar te worden vertraagd teneinde ze op het juiste tijdstip op de juiste wijze met elkaar te kunnen combineren.
Omdat de reeks bewerkingen zich cyclisch herhaalt, vindt het vertragen 20 van data-eenheden plaats door een tijdelijke opslag in een geheugen voor de duur van cyclisch repeterende verblijftijden. Het bufferen van de data-eenheden in het bekende data-verwerkend systeem geschiedt met behulp van compactiemiddelen. Deze compactiemiddelen zorgen ervoor, dat desgewenst na het uitlezen van een data-eenheid uit één van de 25 geheugenlokaties de resterende opgeslagen data-eenheden geherrangschikt kunnen worden over logisch aaneengesloten geheugenlokaties. Bij het schrijven van een nieuwe data-eenheid wordt deze bijgeschreven op een onbezette geheugenlokatie, met een adres dat het dichtst bij een adres van de bezette geheugenlokaties ligt. Dit herrangschikken van de data-30 eenheden, alsmede het bijhouden van het adres van de dichtstbijzijnde onbezette geheugenlokatie, leidt weliswaar tot een efficiënt gebruik van de beschikbare geheugenlokaties, maar vereist een aanzienlijke r 880 0801 PHN 12.496 2 hoeveelheid hardware.
De uitvinding beoogt daarom te voorzien in een data-verwerkend systeem, waarin de beschikbare geheugenlokaties vrijwel net zo efficiënt worden benut als volgens de stand van de techniek met 5 gebruikmaking van minder hardware. Een data--verwerkend systeem volgens de uitvinding wordt daartoe gekenmerkt, doordat is voorzien in selektiemiddelen voor het, voor elk van minstens twee geheugenlokaties, genereren van een periodieke sequentie van tijdsleuven met lengtes corresponderend met de verblijftijden, waarbij elke tijdsleuf voor een 10 geheugenlokatie begint met een schrijffase voor de betreffende data-eenheid en eindigt met een leesfase, waarin de betreffende data-eenheid voor de laatste maal wordt uitgelezen en waarbij een periode van de sequentie een permutatie omvat van de, met de cyclisch repeterende verblijftijden corresponderende, tijdsleuven, in welke permutatie de 15 leesfase van een voorafgaande tijdsleuf opgevolgd is door een eerstvolgend mogelijke schrijffase van een verdere tijdsleuf, en waarbij een staffeling tussen de sequenties op opeenvolgende geheugenlokaties één cyclus bedraagt, alsmede de periode gelijk is aan een som van de staffelingen.
20 Een aldus met de selectiemiddelen verkregen data- bezetting maakt een efficiënt gebruik van de geheugenlokaties zonder herrangschikkingen en de voor de herrangschikkingen benodigde hardware. Er zijn niet meer geheugenlokaties nodig dan het aantal opeenvolgende cycli waarbinnen de periode van de tijdsleuf-sequentie past. De periode 25 zelf bevat een volgens een first-fit algoritme georganiseerde permutatie van tijdsleuven, die corresponderen met de per cyclus toegekende verblijftijden. Door de staffeling tussen de verscheidene benutte geheugenlokaties bevatten de gezamenlijke geheugenlokaties per cyclus een tijdsleufbezetting, die correspondeert met de tijdsleufbezetting van 30 de periode.
Een uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding wordt gekenmerkt, doordat de selektiemiddelen referentiemiddelen omvatten voor het bij aanvang van elke volgende verblijftijden-cyclus genereren van een volgende referentiewaarde, 35 waarbij een reeks achtereenvolgende referentiewaarden periodiek is met de periode van de sequentie van tijdsleuven, alsmede eerste, respektievelijk tweede kombinatiemiddelen omvatten, voor het genereren , 88 0 0801 ·>' a PHN 12.496 3 van lees-, respektievelijk schrijfadressen voor het geheugen door middel van lineair kombineren van cyclisch repeterende eerste, respektievelijk tweede inkrementen met een aktuele referentiewaarde. Ten opzichte van de referentiewaarde worden per cyclus de lees- en schrijfadressen 5 bepaald. Omdat de referentiewaarde bij aanvang van een volgende cyclus verspringt, verspringen de lees -en schrijfadressen ten opzichte van die Uit de vorige cyclus. Na het aantal cycli, dat een periode beslaat, herhalen de lees-en schrijfadressen zich weer. Een verdere uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding 10 wordt gekenmerkt, doordat de referentiemiddelen een modulo-teller omvatten, waarvan een telstand een aktuele referentiewaarde representeert. Dit geeft een eenvoudige manier om periodieke referentiewaarden te genereren. Een nog verdere uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding wordt gekenmerkt, doordat 15 een sprong tussen opeenvolgende referentiewaarden instelbaar is en de genoemde inkrementen instelbaar zijn. De instelbaarheid van de referentiewaarde en de inkrementen maakt het systeem geschikt voor meer dan één toepassing.
Een andere uitvoeringsvorm van een data-verwerkend 20 systeem volgens de uitvinding wordt gekenmerkt, doordat de selektiemiddelen derde, respektievelijk vierde kombinatiemiddelen omvatten voor het opeenvolgend genereren van eerste, respektievelijk tweede adressen voor het geheugen door middel van opeenvolgend lineair kombineren van een cyclisch repeterend derde, respektievelijk vierde 25 inkreraent met een voorafgaand eerste adres, respektievelijk het eerste adres, waarbij de eerste en de tweede adressen hetzij de schrijfadressen en de leesadressen, hetzij de leesadressen en de schrijfadressen zijn. Door een geschikte keuze van de aan de kombinatiemiddelen toe te voeren inkrementen spaart deze opzet een modulo-teller uit ten opzichte 30 van één van de hierboven genoemde uitvoeringsvormen.
De uitvinding zal worden toegelicht aan de hand van een tekening waarin figuur 1 een schematisch voorbeeld geeft van een data-verwerkend systeem van de vermelde soort, 35 figuur 2 een voorbeeld geeft van de wijze waarop op geheugenlokaties van het bekende data-verwerkend systeem een data-bezetting is gecreëerd, . 880 0 SO 1 PHN 12.496 4 figuur 3 een voorbeeld geeft van de wijze waarop op geheugenlokaties van een data-verwerkend systeem overeenkomstig de uitvinding een data-bezetting is gecreëerd, figuur 4 een eerste implementatie toont van een geheugen 5 met selektiemiddelen in een data-verwerkend systeem overeenkomstig de uitvinding, en figuur 5 een tweede implementatie geeft van een geheugen met selektiemiddelen in een data-verwerkend systeem overeenkomstig de uitvinding.
10 In figuur 1 is schematisch een voorbeeld gegeven van een data-verwerkend systeem van de vermelde soort. Het voorbeeld toont een data-verwerkend element 10 met data-uitgangen 11 en 12, die via data-uitvoerlijnen 13 en 14 zijn gekoppeld met data-invoerlijnen 15 en 16 naar data-ingangen 17 en 18. De koppeling wordt verzorgd door 15 koppelnetwerk 19, waarin op de kruising van een data-uitvoerlijn en een data-invoerlijn koppelelementen 20, 21, 22 en 23 zijn aangebracht.Met behulp van deze koppelelementen worden data-eenheden uit de verscheidene stromen op uitvoerlijnen 13 en 14 over de invoerlijnen verdeeld alvorens ze een nieuwe bewerking ondergaan in element 10. Teneinde data-eenheden 20 te combineren die niet tegelijkertijd op de data-uitvoerlijnen aanwezig zijn, omvatten de koppelelementen geheugenlokaties voor het bufferen van data-eenheden voor de duur van voorafbepaalde tijdspannes. Omdat de data-eenheden een cyclische reeks bewerkingen ondergaan, zijn deze tijdspannes eveneens cyclisch repeterend.
25 In figuur 2 is een voorbeeld gegeven van de wijze waarop op de geheugenlokaties van het bekende data-verwerkend systeem een data-bezetting is gecreëerd. In een vijf-fasige cyclus, met fasen 0, 1, 2, 3 en 4 worden data-eenheden gebufferd op geheugenlokaties met adressen 0, 1, 2, en 3. De fasen (ph) zijn horizontaal, de adressen van de 30 geheugenlokaties (ma) zijn vertikaal uitgezet. In fasen 0, 1, 3 en 4 van een cyclus worden data-eenheden-geschreven die voor de duur van respektievelijk 6, 1, 2 en 5 fasen gebufferd worden. Het uitlezen van deze data-eenheden geschiedt dan respektievelijk in fase 1 van de eerstvolgende cyclus, fase 2 van de dezelfde cyclus, fase 0 van de 35 eerstvolgende cyclus en fase 4 van eerstvolgende cyclus. De data-eenheden met schrijf-fase 0, 1 en 4 worden alle geschreven op geheugenlokatie met adres 3. De data-eenheid met schrijffase 3 wordt ,8800801 5 6 PHN 12.496 5 geschreven op geheugenlokatie 2. Zodra een geheugenlokatie met een lager adres vrijkomt, worden de data-eenheden op geheugenlokaties met een hoger adres daar naartoe doorgeschoven. Dit leidt weliswaar tot een efficiënt gebruik van de beschikbare geheugenlokaties, maar vereist 5 daarbij een aanzienlijke hoeveelheid logica voor het bijhouden van de logisch dichtstbijzijnde onbezette geheugenlokatie en voor het verschuiven van de data-eenheden tussen de geheugenlokaties.
In figuur 3 is een voorbeeld gegeven van de wijzewaarop op geheugenlokaties van een data-verwerkend systeem overeenkomstig de 10 uitvinding een data-bezetting is gecreëerd. Er is uitgegaan van dezelfde cyclus als de vorige figuur. Per geheugenlokatie is nu een data-bezetting verkregen die periodiek is met een periode van vier cycli in elk van de, met de per cyclus toegekende verblijftijden corresponderende, tijdsleuven. Geheugenlokatie 0 is gedurende 6 15 achtereenvolgende fasen bezet door een eerste data-eenheid. Na uitlezen van deze geheugenlokatie wordt de eerstvolgende tweede data-eenheid met een schrijffase, die het kortst volgt op de uitleesfase van het eerste data-eenheid èn waarvan een verblijftijd nog niet in de genoemde periode is opgenomen op dezelfde geheugenlokatie geschreven. Dit is dan 20 de data-eenheid met schrijffase 3 en uitlees-fase 0 van een volgende cyclus. Voor de data-eenheden met schrijffase 1 en 4 gelden dezelfde selectiecriteria. De getoonde permutatie van de tijdsleuven realiseert de kortste periode. Op geheugenlokaties 1, 2 en 3 zijn overeenkomstige data-bezettingen gerealiseerd. De data-bezettingen op de 25 geheugenlokaties zijn één cyclus verschoven ten opzichte van elkaar. De in dit voorbeeld gegeven data-bezetting vereist evenveel geheugenlokaties als de data-bezetting die besproken is aan de hand van figuur 2 maar vereist aanzienlijk minder hardware, omdat verschuivingen van de data-eenheden over de geheugenplaatsen onderling achterwege 30 blijven. Omwille van de overzichtelijkheid zijn de bovenstaande voorbeelden beperkt tot cycli met vier verschillende verblijftijden. De voordelen van een data-verwerkend systeem volgens de uitvinding presenteren zich reeds als niet-triviaal ingeval in een cyclus drie data-eenheden worden gebufferd en zijn evident ingeval in een cyclus een 35 groot aantal (bijvoorbeeld: twintig) data-eenheden worden gebufferd.
In figuur 4 is een eerste implementatie van een een geheugen met selektiemiddelen in een data-verwerkend systeem Θ 8 0 0 S 0 1 f PHN 12.496 6 overeenkomstig de uitvinding weergegeven. Getoond is een geheugen 30 met geheugenlokaties voor het bufferen van achtereenvolgende data-eenheden. De ingaande data-stroom is aangegeven met verwijzingscijfer 32, de uitgaande data-stroom met verwijzingscijfer 34. Via ingang 36, 5 respektievelijk 38 worden schrijfadressen, respektievelijk leesadressen van het geheugen aangesproken. De periodiciteit per geheugenlokatie en de staffeling tussen de reeksen onderling worden gerealiseerd door een modulo-teller 40 die per cyclus met een voorafbepaalde waarde verspringt, daartoe aangezet door een, een volgende cyclus voorafgaande, 10 triggerpuls op ingangsklem 42. Per cyclus wordt daartoe een vaste sprongwaarde bij de momentane tellerwaarde opgeteld. Een uitgangssignaal op uitgangsklem 46 representeert dan een per cyclus met een vaste stap verspringende referentiewaarde. Deze referentiewaarde wordt aan optelschakelingen 48 en 50 toegevoerd. Aan optelschakeling 48 worden de 15 cyclische eerste inkrementen, aan optelschakeling 50 worden de cyclische tweede inkrementen toegevoerd, respektievelijk via klem 52 en 54. Opgeteld bij de aktuele referentiewaarde geven deze respektievelijk het aktuele schrijfadres en het aktuele leesadres van een geheugenlokatie in geheugen 30. Eenvoudig is na te gaan dat voor het in figuur 3 besproken 20 voorbeeld een modulo-teller met tellerstanden 0, 1, 2 en 3 geschikt is, waarbij per cyclus een vaste sprongwaarde gelijk aan één van de aktuele tellerwaarde wordt afgetrokken.
In figuur 5 is een tweede implementatie van een geheugen met sel;ektiemiddelen in een data-verwerkend systeem overeenkomstig de 25 uitvinding weergegeven. De met figuur 4 corresponderende elementen zijn met overeenkomstige verwijzingscijfers aangeduid. De selektiemiddelen omvatten nu een eerste en een tweede optelschakeling 60 respektievelijk 62, alsmede een geheugenelement 64, dat tussen de uitgang 66 en de eerste ingang 68 van optelschakeling 60 is geplaatstg. De tweede ingang 30 70 van optelschakeling 60 ontvangt achtereenvolgende, cyclisch repeterende, derde inkrementen. Het aktuele derde inkrement wordt opgeteld bij de inhoud van het geheugenelement 64. De som representeert het volgende schrijfadres. De som wordt tevens toegevoerd aan een eerste ingang van de tweede optelschakeling 62, aan een tweede ingang 72 35 waarvan achtereenvolgende, cyclisch repeterende, vierde inkrementen toegevoerd worden. De som geleverd door de tweede optelschakeling representeerd dan het volgende schrijfadres.
.8800801 ΡΗΝ 12.496 7
De selektiemiddelen, waarvan in de figuren 4 en 5 onderdelen zijn weergegeven, zijn eventueel te beperken tot uitvoeringsvormen, waarbij telkens slechts één adres aan het geheugen wordt toegevoerd. Er is dan wel voorzien in middelen om te 5 bepalen of het aangeboden adres een leesadres dan wel een schrijfadres is. Tegenover het nadeel, dat slechts óf geschreven óf gelezen kan worden per adres-aanbiedings-operatie, staat dan het voordeel, dat een relatief langzaam geheugen gebruikt kan worden.
.8800801

Claims (10)

1. Data-verwerkend systeem, omvattende een geheugen voor het bufferen van achtereenvolgende data-eenheden voor de duur van in cycli repeterende verblijftijden, gekenmerkt, doordat is voorzien in selektiemiddelen voor het, voor elk van minstens twee geheugenlokaties, 5 genereren van een periodieke sequentie van tijdsleuven met lengtes corresponderend met de verblijftijden, waarbij elke tijdsleuf voor een geheugenlokatie begint met een schrijffase voor de betreffende data-eenheid en eindigt met een leesfase, waarin de betreffende data-eenheid voor de laatste maal wordt uitgelezen en waarbij een periode van de 10 sequentie een permutatie omvat van de, met de cyclisch repeterende verblijftijden corresponderende, tijdsleuven, in welke permutatie de leesfase van een voorafgaande tijdsleuf opgevolgd is door een eerstvolgend mogelijke schrijffase van een verdere tijdsleuf, en waarbij een staffeling tussen de sequenties op opeenvolgende geheugenlokaties 15 één cyclus bedraagt, alsmede de periode gelijk is aan een som van de staffelingen.
2. Data-verwerkend systeem volgens Conclusie 1, gekenmerkt, doordat de selektiemiddelen referentiemiddelen omvatten voor het bij aanvang van elke volgende verblijft!jden-cyclus genereren van een 20 volgende referentiewaarde, waarbij een reeks achtereenvolgende referentiewaarden periodiek is met de periode van de sequentie van tijdsleuven, alsmede eerste, respektievelijk tweede kombinatiemiddelen omvatten, voor het genereren van lees-, respektievelijk schrijfadressen voor het geheugen door middel van lineair kombineren van cyclisch 25 repeterende eerste, respektievelijk tweede inkrementen met een aktuele referentiewaarde.
3. Data-verwerkend systeem volgens Conclusie 2, gekenmerkt, doordat de referentiemiddelen een modulo-teller omvatten, waarvan een telstand een aktuele referentiewaarde representeert.
4. Data-verwerkend systeem volgens Conclusie 2 of 3, gekenmerkt, doordat een sprong tussen opeenvolgende referentiewaarden instelbaar is.
5. Data-verwerkend systeem volgens Conclusie 1, gekenmerkt, doordat de selektiemiddelen derde, respektievelijk vierde 35 kombinatiemiddelen omvatten voor het opeenvolgend genereren van eerste, respektievelijk tweede adressen voor het geheugen door middel van opeenvolgend lineair kombineren van een cyclisch repeterend derde, .8800801 ,5 * PHN 12.496 9 respektievelijk vierde inkrement met een voorafgaand eerste adres, respektievelijk het eerste adres, waarbij de eerste en de tweede adressen hetzij de schrijfadressen en de leesadressen, hetzij de leesadressen en de schrijfadressen zijn.
6. Data-verwerkend systeem volgens Conclusie 5, gekenmerkt, doordat van de derde kombinatiemiddelen een eerste ingang het derde inkrement ontvangt en een uitgang over een geheugenelement is teruggekoppeld naar een tweede ingang, waarbij van de vierde kombinatiemiddelen een eerste ingang het vierde inkrement ontvangt en 10 een tweede ingang is aangesloten op de uitgang van de derde kombinatiemiddelen.
7. Data-verwerkend systeem volgens Conclusie 2, 3, 4, 5 of 6, gekenmerkt, doordat verscheidene stromen van achtereenvolgende data-eenheden aan het geheugen toevoerbaar zijn, ten behoeve van welke 15 stromen is voorzien in verscheidene paren van de genoemde kombinatiemiddelen, waarbij aan elk van de paren van de kombinatiemiddelen respektievelijke tweetallen van verdere stromen van de genoemde cyclisch repeterende inkrementen toevoerbaar zijn.
8. Data-verwerkend systeem volgens Conclusie 6, gekenmerkt, 20 doordat, behalve een eerste stroom van achtereenvolgende data-eenheden, verdere stromen van achtereenvolgende data-eenheden aan het geheugen toevoerbaar zijn, ten behoeve van welke verdere stromen de selektiemiddelen verdere paren van verdere kombinatiemiddelen bevatten, van welke verdere kombinatiemiddelen betreffende tweede ingangen zijn 25 aangesloten op de uitgang van de derde kombinatiemiddelen en betreffende eerste ingangen verdere, cyclisch repeterende inkrementen ontvangen.
9. Data-verwerkend systeem volgens één der Conclusies 2 tot en met 8, gekenmerkt, doordat de genoemde inkrementen instelbaar zijn.
10. Selektiemiddelen, geschikt voor toepassing in een data- verwerkend systeem volgens één der Conclusies 1 tot en met 9. .8800801
NL8800801A 1988-03-30 1988-03-30 Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem. NL8800801A (nl)

Priority Applications (9)

Application Number Priority Date Filing Date Title
NL8800801A NL8800801A (nl) 1988-03-30 1988-03-30 Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem.
US07/316,720 US5109488A (en) 1988-03-30 1989-02-28 Data processing system buffering sequential data for cyclically recurrent delay times, memory address generator for use in such system
FI891401A FI891401A (fi) 1988-03-30 1989-03-23 Databehandlingssystem med cyklisk databuffring och ett i ett saodant system anvaendbart vaeljarmedel foer vaeljande av minnesadresser.
EP89200756A EP0335462B1 (en) 1988-03-30 1989-03-24 Data processing system with cyclic data buffering, selecting means for selecting memory addresses, suitable for use in such a system
ES89200756T ES2058469T3 (es) 1988-03-30 1989-03-24 Sistema de procesamiento de datos con almacenamiento intermedio ciclico de datos, y medios de seleccion para seleccionar direcciones de memoria, adecuados para uso en dicho sistema.
DE68917345T DE68917345T2 (de) 1988-03-30 1989-03-24 Datenverarbeitungssystem mit zyklischer Datenpufferung, Selektionsmittel zum Selektieren von Speicheradressen, welche Mittel sich zur Anwendung in einem solchen System eignen.
JP1074786A JP2780718B2 (ja) 1988-03-30 1989-03-27 巡回的にデータをバッファするデータ処理システム
KR1019890003822A KR960016400B1 (ko) 1988-03-30 1989-03-27 데이타 처리 시스템
HK44396A HK44396A (en) 1988-03-30 1996-03-14 Data processing system with cyclic data buffering selecting means for selecting memory addresses suitable for use in such a system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800801A NL8800801A (nl) 1988-03-30 1988-03-30 Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem.
NL8800801 1988-03-30

Publications (1)

Publication Number Publication Date
NL8800801A true NL8800801A (nl) 1989-10-16

Family

ID=19852032

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8800801A NL8800801A (nl) 1988-03-30 1988-03-30 Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem.

Country Status (9)

Country Link
US (1) US5109488A (nl)
EP (1) EP0335462B1 (nl)
JP (1) JP2780718B2 (nl)
KR (1) KR960016400B1 (nl)
DE (1) DE68917345T2 (nl)
ES (1) ES2058469T3 (nl)
FI (1) FI891401A (nl)
HK (1) HK44396A (nl)
NL (1) NL8800801A (nl)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574866A (en) * 1993-04-05 1996-11-12 Zenith Data Systems Corporation Method and apparatus for providing a data write signal with a programmable duration
KR19990029027A (ko) * 1996-05-17 1999-04-15 엠. 제이. 엠. 반캄 표시장치
ES2258030T3 (es) * 1999-12-17 2006-08-16 Pfizer Science And Technology Ireland Limited Procedimiento para producir atorvastatina calcio cristalina.
US6724846B1 (en) * 2000-04-28 2004-04-20 Hewlett-Packard Development Company, L.P. Simple, high performance, bit-sliced mesochronous synchronizer for a source synchronous link
US7114023B2 (en) * 2003-08-29 2006-09-26 Intel Corporation Non-sequential access pattern based address generator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287566A (en) * 1979-09-28 1981-09-01 Culler-Harrison Inc. Array processor with parallel operations per instruction
US4365292A (en) * 1979-11-26 1982-12-21 Burroughs Corporation Array processor architecture connection network
US4400768A (en) * 1980-06-04 1983-08-23 Burroughs Corporation Parallel access computer memory system employing a power-of-two memory modules
US4811201A (en) * 1982-09-28 1989-03-07 Trw Inc. Interconnect circuit

Also Published As

Publication number Publication date
DE68917345T2 (de) 1995-02-23
KR890015133A (ko) 1989-10-28
EP0335462B1 (en) 1994-08-10
JPH01284919A (ja) 1989-11-16
HK44396A (en) 1996-03-22
JP2780718B2 (ja) 1998-07-30
KR960016400B1 (ko) 1996-12-11
DE68917345D1 (de) 1994-09-15
ES2058469T3 (es) 1994-11-01
EP0335462A1 (en) 1989-10-04
FI891401A (fi) 1989-10-01
US5109488A (en) 1992-04-28
FI891401A0 (fi) 1989-03-23

Similar Documents

Publication Publication Date Title
USRE31460E (en) Method and apparatus for standards conversion of television signals
NL8901631A (nl) Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden.
JPH0764733A (ja) 多重読書き方法
NL8900026A (nl) Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens.
NL8800801A (nl) Data-verwerkend systeem met cyclische data-buffering, selektiemiddelen voor het selekteren van geheugenadressen, geschikt voor toepassing in een dergelijk systeem.
KR19990023405A (ko) 데이터 전치장치 및 그 방법
JPS6171499A (ja) デ−タサンプリング方法
NL8006163A (nl) Inrichting voor het sorteren van datawoorden volgens de waarden van telkens daarbij behorende attribuutgetallen.
CA1248248A (en) Method of switching time slots in a tdm-signal and arrangement for performing the method
KR920003761A (ko) 데이터 셔플링장치
NL8500526A (nl) Werkwijze voor het als vertragingslijn adresseren van een geheugen met willekeurige toegankelijkheid en signaalverwerkingsinrichting voorzien van zo een vertragingslijn.
US6516402B2 (en) Information processing apparatus with parallel accumulation capability
KR100209039B1 (ko) 기억 회로
WO1998002886A2 (en) Memory with fast decoding
KR100291680B1 (ko) 선형필터처리된 복합신호의 발생장치 및 발생방법
JP2001117909A (ja) マトリクス形式データの転置回路
US20070195877A1 (en) Arbitrary pulse generation
KR910009296B1 (ko) 순차접근 기억장치
KR950000205Y1 (ko) 디지탈신호 지연회로
JPH06333381A (ja) ディジタル信号処理装置
JPS63310298A (ja) タイムスロット入替え装置
JPS6135633B2 (nl)
SU1120326A1 (ru) Микропрограммное устройство управлени
JPH066880A (ja) タイムスロット並べ替え装置
JPS63171015A (ja) 擬似ランダム符号発生回路

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed