MXPA04010138A - Conmutador de modo ecualizador. - Google Patents

Abstract

Un aparato para automaticamente seleccionar uno de un modo dirigido de decision estandar (dd) y un modo dd flexible en un ecualizador de retroalimentacion de decision (DFE) para recibir una senal de datos comprende un ecualizador para proporcionar una senal de salida DFE y que tiene una entrada de control responsable de una senal de control que exhibe un primer valor para seleccionar el modo dd estandar y un segundo valor para seleccionar el modo dd flexible. El ecualizador incluye un detector de bloque (20) que tiene una salida para proveer una senal de bloqueo indicativa de la convergencia del ecualizador. El aparato incluye un selector de modo (18) que tiene una entrada acoplada a la salida del detector de bloqueo (20) y que tiene una salida acoplada a la entrada de control para proveer una senal de control que exhibe uno del primero y segundo valores dependiendo de las caracteristicas de dicha senal de bloqueo.

Description

CONMUTADOR DE MODO DE ECUALIZADOR REFERENCIA CRUZADA A LAS SOLICITUDES RELACIONADAS Se hace referencia en la presente a la Solicitud de Patente Provisional de E.U.A. No. 60,373,204, intitulada CONMUTADOR DE MODO DE ECUALIZADOR y se presenta en los nombres de los Inventores Markman, Park, Heo y Gelfand el 17 de Abril del 2002, y cuyo beneficio de prioridad se reclama en la presente y cuya descripción se incorpora en la presente por referencia. Se hace referencia en la presente también a la Solicitud de Patente Provisional de E.U.A. No. 60/373,205, intitulada CONMUTADOR DE MODO DE ECU AL IZADO R/FEC y se presenta en los nombres de los Inventores Park, Heo, Markman y Gelfand el 17 de Abril del 2002, cuyo beneficio de prioridad se reclama en la presente y cuya descripción se incorpora en la presente por referencia. Se hace referencia en la presente también a la Solicitud de Patente Provisional de E.U.A. No. 60/372,970, intitulada ARQUITECTURA PARA UN ECUALIZADOR DE RETROALIMENTACION DE DECISION y se presenta en los nombres de los Inventores Heo, Markman, Park y Gelfand el 16 de Abril del 2002, cuyo beneficio de prioridad se reclama en la presente y cuya descripción se incorpora en la presente por referencia.

ANTECEDENTES PE LA INVENCION La presente invención se refiere en general a ecualizadores adaptables, los cuales pueden ser utilizados para compensar la transmisión de señal a través de un canal que tiene características desconocidas y/o variantes en el tiempo tal como puede ocurrir en la recepción de televisión de alta definición y, más particularmente, se relaciona con un selector de modo automático de corrección de error de ecualizador/en io (FEC). En el estándar del Comité de Sistemas de Televisión Avanzados (ATSC) para Televisión de Alta Definición (HDTV) en los Estados Unidos, el ecualizador es un filtro adaptable que recibe una corriente de datos transmitida a través de modulación de banda lateral vestigial (VSB), VSB siendo el sistema de modulación de acuerdo con el estándar ATSV-HDTV, a una velocidad promedio igual a la velocidad del símbolo de aproximadamente 10.76 MHz. El ecualizador intenta remover o reducir distorsiones lineales principalmente causadas por propagación multitrayectoria, la cual es una característica típica del canal de difusión terrestre. Ver el "Estándar de Televisión Digital ATSC" del Comité de Sistemas de Televisión Avanzados de los Estados Unidos, 16 de Septiembre de 1995. Los Ecualizadores de Retroalimentación de Decisión (DFEs) como se utiliza en la técnica de las comunicaciones generalmente incluye un filtro de alimentación hacia delante (FFF) y un filtro de retroalimentación (FBF), en donde típicamente el FBF es conducido por decisiones en la salida del detector de la señal, y los coeficientes del filtro pueden ser ajustados para adaptarse a las características deseadas para reducir los efectos de distorsión indeseados. La adaptación puede típicamente tomar lugar a través de la transmisión de una "secuencia de entrenamiento" durante un intervalo de sincronización en la señal o puede ser a través de un "algoritmo ciego" utilizando técnicas de restauración de propiedades de la señal transmitida. Típicamente, el ecualizador tiene un cierto número de pulsaciones en cada uno de sus filtros, dependiendo de dichos factores tales como la dispersión del retraso de multitrayectoria que va a ser ecualizada, y en donde los espaciamientos de las pulsaciones "T" son generalmente, pero no siempre, a la velocidad del símbolo. Un parámetro importante de dichos filtros es la velocidad de convergencia, la cual puede ser definida como el número de iteraciones requeridas para converger con una configuración óptima del ecualizador. Para un análisis y discusión más detallada de dichos ecualizadores, los algoritmos utilizados, y su aplicación al trabajo de las comunicaciones, se hace referencia a la literatura técnica y a libros de texto, tales como, por ejemplo, "Digital Communications" de John G. Proakis, 2a. edición, McGraw-Hill, Nueva York, 1989; "Wireless Communications" de Theodore S. Rappaport, Prentice Hall PTR, Saddle River, New Jersey, 1996; y "Principies of Data Transmission" de A.P. Clark, 2a. edición, John Wiley & Sons, Nueva York, 1983.

COMPENDIO DE LA INVENCION De acuerdo con un aspecto de la invención, es un aparato para automáticamente seleccionar uno de los modo dirigido de decisión estándar (dd) y un modo dd flexible en un ecualizador de retroalimentación de decisión (DFE) para una señal de datos que comprende un ecualizador para proporcionar una señal de salida DFE y que tiene una entrada de control responsable de controlar una señal que exhibe un primer valor par seleccionar el modo dd estándar y un segundo valor para seleccionar el modo dd flexible. El ecualizador Incluye un detector de bloqueo que tiene una salida para proporcionar una señal de bloqueo indicativa de la convergencia del ecualizador. El aparato incluye un selector de modo que tiene una salida acoplada a la salida del detector de bloqueo y tiene una salida acoplada a la entrada de control para proporcionar una señal de salida que exhibe uno del primero y segundo valores que dependen de las características de la señal de bloqueo. De acuerdo con otro aspecto de la invención, un aparato para automáticamente seleccionar uno de un modo dd de decisión estándar y un modo dd flexible en un ecualizador de retroalimentación de decisión (DFE) para recibir una señal de datos, comprende un ecualizador que tiene un salida para proveer una señal de salida DFE y tiene una entrada de control responsable de la señal de control que exhibe (a) un primer valor para seleccionar el modo dd estándar y (b) un segundo valor para seleccionar el modo dd flexible; el ecualizador incluye un detector de bloqueo que una salida para proporcionar una señal de bloqueo indicativa de la convergencia del ecualizador; y un selector de modo que tiene una entrada acoplada a la salida del detector de bloqueo y tiene una salida acoplada a la entrada de control para proveer una señal de control que exhibe uno del primero y segundo valores dependiendo de las características de la señal de bloqueo. De acuerdo con otro aspecto de la invención, un selector de modo incluye un procesador que tiene: una entrada acoplada a la entrada del selector de modo para contar el número de transiciones de la señal de bloqueo entre el primero y segundo valores durante un intervalo definido; un comparador para comparar el número de transiciones contra un conteo de umbral predefinido; y una salida del comparador que proporciona una primera señal que exhibe el primer valor cuando el número de transiciones es menor que el conteo del umbral y exhibe el segundo valor cuando el número de transiciones no es menor que el conteo de umbral, la salida del comparador estando acoplada a la salida de selector de modo. De acuerdo con otro aspecto de la invención, un aparato para la selección automático de uno de un modo de conmutación estándar y un modo de conmutación automático flexible en un ecualizador de retroalimentación de decisión (DFE) para recibir señales de datos, en donde el modo de conmutación automático comprende uno de: (a) un modo ciego, y (b) un modo dirigido de decisión, y el modo de conmutación automático flexible comprende: (a) un modo ciego, y (b) un modo dirigido de decisión; el ecualizador tiene una entrada de control para la selección del modo responsable de una señal que exhibe: (a) un primer valor para seleccionar el modo de conmutación automático estándar; y (b) un segundo valor para seleccionar el modo de conmutación automático flexible, e incluyendo un detector de bloqueo para proveer una señal de bloque que tiene un primero y segundo valores de señal de bloqueo respectivamente indicativos de la convergencia y la no convergencia del ecualizador; y aparato para proporcionar una señal de selección a la entrada de control para la selección del modo, el aparato: monitoreando la velocidad de las transiciones de la señal de bloqueo entre el primero y el segundo valores de la señal de bloqueo y proporcionando una señal de control; comparar la velocidad de las transiciones con una velocidad de umbral de transiciones y originando que la señal de control exhiba un primer valor de control cuando la velocidad de las transiciones es menor que la velocidad el umbral y exhiba el segundo valor cuando la velocidad de las transiciones no es menor que la velocidad del umbral; cuando el ecualizador está en el modo de conmutación automático estándar, monitorear la velocidad de las ocurrencias de la señal de control que tiene el primer valor de control y comparar la velocidad con una velocidad de umbral de ocurrencia y si la velocidad de la ocurrencia es menor que la velocidad de umbral de la ocurrencia, entonces causar que la señal de selección exhiba el segundo valor para seleccionar el modo de conmutación automático flexible; por el contrario, cuando la velocidad de las ocurrencias no es menor que la velocidad de umbral de la ocurrencia, el modo de conmutación automático estándar permanece seleccionado, y cuando el ecualizador está en el modo de conmutación automático flexible, monitorea la velocidad de las ocurrencias de la señal de control que tiene el primer valor de control y compara la velocidad con la velocidad de umbral de ocurrencia y si la velocidad de las ocurrencias no es menor que la velocidad del umbral de la ocurrencia entonces causa que la señal de selección exhibe el primer valor para seleccionar el modo de conmutación automático estándar, y por el contrario, cuando la velocidad de las ocurrencias es menor que la velocidad del umbral, el modo de conmutación automático flexible permanece seleccionado.

BREVE DESCRIPCION DE LAS VARIAS VISTAS DE LOS DIBUJOS La invención será más completamente entendida partir de la descripción que sigue, en conjunción con los dibujos, en los cuales La Figura 1 muestra un diagrama de bloque esquemático de una arquitectura del ecualizador de retroalimentación de decisión (DFE); La Figura 2 muestra la velocidad de error de bit (BER) contra la señal de la relación de ruido (SNR) en dB para un ecualizador y descodificador Viterbi en el canal de ruido Gaussiano blanco aditivo (AWGN); La Figura 3 muestra la salida del detector de bloqueo del ecualizador en el canal AWGN y el modo de conmutación automático para diferentes valores de SNR; La Figura 4 muestra la velocidad de error de bit (BER) contra la señal de la relación de ruido (SNR) en dB para un ecualizador y descodificador Viterbi bajo una señal fantasma de 3 microsegundos (yus), 3dB y el ruido Gaussiano blanco (AWGN); La Figura 5 muestra el número de errores de ráfaga contra el tamaño de la ráfaga en la salida del ecualizador para el modo de conmutación ciego y automático y diferentes medidas SNR; La Figura 6 muestra una salida del detector de bloqueo del ecualizador en el canal 3//s más AWGN -3dB, para diferentes valores de SNR; La Figura 7 muestra una modalidad de un conmutador de modo de ecualizador en forma de diagrama de bloque, de acuerdo con la presente invención; y La Figura 8 muestra una gráfica de la máquina de estado del conmutador de modo del ecualizador de acuerdo con un aspecto de la presente invención.

DESCRIPCION DETALLADA DE LA INVENCION Un conmutador de modo automático de ecualizador de acuerdo con la presente invención comprende un ecualizador DFE (Retroalimentación de decisión) T- espaciado T (en donde T es el período del símbolo) con tres modos disponibles: entrenamiento, ciego, y dirigido a la decisión. Antes de entrar a la descripción detallada de las modalidades preferidas de la presente invención, será útil para un mejor entendimiento de los principios de la presente invención y para definir ciertos términos considerar primero algo como un diagrama de bloque simplificado de una arquitectura del Ecualizador de Retroalimentación de Decisión (DFE) como se muestra en la Figura 1. La entrada al DFE está acoplada a un Filtro de Alimentación Hacia Delante (FFF) 10 cuya salida está acoplada a una unidad de suma 12, la otra entrada a la unidad de suma 12 estando acoplada a la salida de un Filtro de Alimentación Hacia Atrás (FBF) 14. La salida de la unidad de suma 12 está acoplada a un cortador 16, a una entrada de un conmutador de modo 18, y a un detector de bloqueo 20. La salida del detector de bloqueo 20 está acoplada a una entrada de control del conmutador de modo 18. La salida del cortador 16 está acoplada a otra entrada del conmutador de modo 18 y la salida del conmutador de modo 18 está acoplada a las entradas de control de coeficientes de FFF 10 y FBF 14. Las funciones de FFF 10, FBF 14 y del cortador 16 son bien conocidas y constituyen las funciones básicas de filtración y cuantización, respectivamente. Ver, por ejemplo, el texto anteriormente citado de Proakis. La información adicional sobre filtros y sus implementaciones se puede encontrar en varios libros de texto tales como, por ejemplo, "Digital Signal Processing," de John G. Proakis y Dimitris G. Manolakis, Prentice Hall, Nueva Jersey; 1996 e "Introd ucíion to Digital Signai Processing," de Román Kuc, McGraw-Hill Book Company, Nueva York; 1988. El detector de bloqueo 20 es responsable de la función de detección de convergencia del ecualizador. Esta actualiza la salida del detector de bloqueo comparando la salida del ecualizador contra los niveles del cortador con un umbral. Si la salida del ecualizador y los niveles de cortador están dentro del la distancia de umbral, se detecta un bloqueo o convergencia. El conmutador de modo 18 selecciona la entrada al filtro FBF así como las señales de error y de control que se van a utilizar en la adaptación del ecualizador, de acuerdo con el modo de ecualizador seleccionado que se desee. También verifica la salida del detector de bloqueo. En operación normal, el conmutador de modo 18 tiene una capacidad de conmutación automático, la cual depende de la salida del detector de bloqueo del ecualizador 20. El conmutador de modo 18 interpreta los modos de entrenamiento y ciego como siendo utilizados para los propósitos de convergencia solamente. Después de que el detector de bloqueo del ecualizador detecta convergencia, el ecualizador entonces en conmutado al modo dirigido a la decisión. Si se pierde la convergencia, el ecualizador regresa al modo de entrenamiento o ciego. En el estándar del Comité de Sistemas de Televisión Avanzados (ATSC), una secuencia de entrenamiento fue incluida en la sincronización del campo para permitir la convergencia del ecualizador inicial. En el modo de entrenamiento, los coeficientes del ecualizador solamente son actualizados durante la sincronización del campo. Sin embargo, dos desventajas principales asociadas con su uso son que requiere la detección de error antes de la sincronización del campo y que la secuencia de entrenamiento está contenida en la sincronización del campo, lo cual solamente ocurren aproximadamente cada 25 milisegundos (ms), posiblemente dando como resultado una convergencia lenta. Para ambientes fantasma que hacen difícil detectar una sincronización de campo o con un componente dinámico, es de interés tener un ajuste inicial de los coeficientes de pulsación del ecualizador independientes de una secuencia de entrenamiento, es decir, auto-recuperación o ciego. Ver, por ejerfiplo, el texto anteriormente citado por Proakis y los papeles de D.N. Godard, "Self-Recovering Equalization and Carrier Tracking en Two Dimensional Data Communication Systems" IEEE Trans. on Commun. Vol. CO -28, pp. 1867-1875, Noviembre de 1980. Además, debido a que funciona en cada símbolo, el algoritmo ciego tendrá una convergencia más rápida. Como es típicamente el caso en el modo dd convencional, la entrada a FBF 14 es la salida del cortador 16. De esta forma, en el modo dd, el error de adaptación y la entrada al filtro de retroalimentación son auxiliados por la presencia de un cortador, y la adaptación de los coeficientes toma lugar a lo largo de la secuencia de datos. Este modo no tiene buenas capacidades de convergencia, pero después de la convergencia, tiene ventajas sobre los otros dos modos. La ventaja del modo dd con respecto al modo ciego es atribuible a la presencia del cortador, dando como resultado un mejor funcionamiento MSE (error cuadrado medio) y BER (velocidad de error de bit) en la salida del ecualizador. Con respecto al modo de entrenamiento, el hecho de que las actualizaciones dd se pulsan sobre cada símbolo, según opuesto a solamente los símbolos de entrenamiento, permite una adaptación más rápida y capacidades de rastreo. Se reconoce en la presente que el uso de los modos ciego y dd como ayuda o como métodos alternativos al modo de entrenamiento son deseables debido a, entre otras cosas, a que el modo de entrenamiento en el estándar ATSC-HDTV tiene una convergencia lenta, así como capacidades de rastreo dinámicas pobres. El lo que sigue, se hace referencia a un receptor HDTV y a algunos de sus componentes y puede ser útil mencionar brevemente su contexto. En dicho receptor, el ecualizador de canal adaptable es típicamente seguido por una red de rastreo de fase para remover la fase y el ruido de la ganancia de donde va la señal a un descodif icador de entramado seguido por in desintercalador de datos. La señal es corregida en el error Reed-Solomon y después descodificada después de lo cual experimenta el procesamiento de audio, video y despliegue. Los detalles adicionales pueden ser encontrados en la literatura técnica, por ejemplo, el manual "Digital Televisión Fundamentáis", de Michael Robín y Michel Poulin, McGraw-HMI, Nueva York; segunda edición, 2000.

La Figura 2 muestra una gráfica de BER (Velocidad de Error de Bit) contra las curvas de funcionamiento SNR (Relación Señal-A-Ruido) para el ecualizador y descodificador Viterbi de un receptor HDTV en el canal AWGN (Ruido Gaussiano Blanco Aditivo). El funcionamiento de mide después de que el ecualizador así como el descodificador Viterbi (VD). El descodificador Viterbi sigue al ecualizador en el diseño del receptor y descodifica el primer nivel de FEC (Envió de la Corrección de Error), correspondiente a un código de Entramado (Modulación Codificada de Entramado). En la Figura 2, se muestran tres curvas para el ecualizador (grupo superior de curvas) así como una salida VD (grupo inferior de curvas): una para el ecualizador en el modo ciego solamente, la segunda para el ecualizador en modo de conmutador automático y la tercera para el ecualizador en modo de conmutador automático flexible. En el modo de conmutador automático, el ecualizador está en modo ciego antes de la convergencia, y conmuta al modo dd después de que la convergencia es detectada. Si se pierde la convergencia, conmuta de regreso al modo ciego. El modo de conmutación automático ciego es similar al modo de conmutación automático, excepto que el modo es un modo dd flexible. En el modo dd flexible, la entrada al filtro de retroalimentación es la salida del ecualizador, en vez de la salida del cortador. En vista de las características mostradas en la Figura 2, lo siguiente se reconoce en la presente: a. El rendimiento de la salida del ecualizador bajo el modo automático es igual o mejor que bajo el modo ciego. Para incrementar el SNR, el rendimiento de la conmutación automático es cada vez mejor. b. El rendimiento de la salida VD refleja el rendimiento de la salida del ecualizador. Bajo el modo de conmutación automático, es igual o mejor que bajo el modo ciego. Para un SNR acelerado, el rendimiento de la conmutación automático es cada vez mejor. c. Los modos de conmutación automático y conmutación automático flexible presentan un rendimiento similar ambos en la salida del ecualizador y la salida VD. Es útil para un mejor entendimiento de la relación entre el modo ciego y el dd en modo de conmutación automático considerar la Figura 3, la cual muestra las curvas del detector de bloque del ecualizador en el canal AWGN para diferentes valores SNR. El SRN es 13dB en la parte superior de la gráfica de la Figura 3, 15dB en el centro y 18dB en la parte inferior de la gráfica. En la Figura 3, un nivel de 0 en la escala ordinaria indica que el ecualizador no está bloqueado, es decir, está en el modo ciego. Cuando el ecualizador está bloqueado, la salida del detector de bloqueo asume el valor de 1, es decir, el ecualizador está en modo dd. Se observo que para un SNR bajo, el ecualizador está principalmente en modo ciego, es decir, la convergencia nunca se detecta debido al alto nivel de ruido. Esto es una imperfección del detector de bloqueo que no se puede prácticamente superar. A un SNR medio, existe una conmutación constante del detector de bloqueo, con ruido afectando su habilidad para detectar la convergencia del ecualizador además de potencialmente afectar la convergencia del ecualizador. Se puede esperar un comportamiento similar para el ecualizador en un modo de conmutación automático flexible. Si una señal multitrayectoria ahora es introducida en el canal, pueden ser observadas algunas diferencias en la estimulación del sistema. La Figura 4 muestra curvas de rendimiento BER contra SNR para el receptor HDTV en el AGWN más el canal multitrayectoria. El canal multitrayectoria comprende un fantasma de 3^seg, 3dB, el cual es relativamente un fantasma fuerte. Como en la Figura 2, el rendimiento se mide después del ecualizador así como después del descodif icador Viterbi (VD). También, se muestran tres curvas para el ecualizador así como para la salida VD: una para el ecualizador en el modo ciego solamente, otra para el ecualizador en el modo de conmutación automático y la tercera para el ecualizador en modo de conmutación automático flexible. En el modo de conmutación automático flexible, el ecualizador está en el modo ciego antes de la convergencia, y conmuta al modo dd después de que se detecta la convergencia. Si la convergencia se pierde, conmuta de regreso al modo ciego. En el modo dd flexible, según opuesto al modo dd convencional, la entrada al filtro de retroalimentación es la salida del ecualizador. En vista de las características mostradas en la Figura 4, lo siguiente se reconoce en la presente: a. Bajo el modo de conmutación automático el rendimiento de la salida del ecualízador es igual a o mejor que en el modo ciego y en modo de conmutación automático flexible. Para incrementar SNR, el rendimiento de la conmutación automático es cada vez mejor. b. Sin embargo, el rendimiento de la salida VD no refleja el rendimiento de la salida del ecualízador, especialmente para SNR medio. Para esos valores de SNR, el rendimiento de la salida VD es peor bajo el modo de conmutación automático en vez de en el modo ciego y el modo de conmutación automático flexible a través de hasta 1.5dB. c. Ya que no es aparente a partir de la Figura 4, la estimulaciones adicionales muestran que para valores SNR más altos, el rendimiento VD bajo el modo de conmutación automático otra vez será mejor o igual que bajo el modo ciego y el modo de conmutación automático flexible. d. Las estimulaciones adicionales, también muestran que el problema descrito en el punto b anterior se vuelven más evidentes para fantasmas fuertes, aunque aún están presentes en una escala más pequeña en fantasmas más débiles. Es útil para un entendimiento de la diferencia en el comportamiento del rendimiento entre el ecualízador y el descodificador Viterbi cuando el ecualízador está bajo el modo de conmutación ciego o automático, calcular el número de ráfagas de error en la salida del ecualízador bajo estos dos modos. La Figura 5 muestra trazos para el número de ráfagas de errores contra la longitud de la ráfaga bajo modos de ecualízador, y para las diferentes medidas SRN. El SNR es 18dB en la gráfica superior de la Figura 5, 21db en el centro y 25db en la gráfica inferior. En vista de las características mostradas en la Figura 5, lo siguiente se reconoce en la presente: a. Bajo condiciones SNR bajas, el número de errores es muy similar para ambos modos, el ciego y el de conmutación automático. Los errores de ráfaga grandes están presentes en ambos modos, con un número ligeramente mayor para el modo ciego; b. Bajo condiciones SNR medias, el número de ráfagas de error y la longitud de la ráfaga de error son claramente mayores para el modo de conmutación automático según comparado con el modo ciego, mientras el número de errores grandes bajo el modo ciego disminuye y el modo de conmutación automático no es afectado tanto como por el incremento en SRN; y c. Bajo condiciones SRN altas el número de ráfagas de error y longitud de la ráfaga de error se convierte en más grande para el modo ciego según comparado con el modo de conmutación automático, mientras número de ráfagas de error grandes bajo el modo de conmutación automático ahora disminuye a una velocidad más rápida con SNR incrementándose. La Figura 6 muestra la salida del detector de bloque del ecualizador contra el número de iteraciones (x 104). El SNR es 18dB en la gráfica superior de la Figura 6, 21dB en el centro, y 25dB en la gráfica inferior. La noción de SNR bajo, medio o alto actualmente depende del perfil y fuerza del fantasma, ya que los diferentes fantasmas implican diferente rendimiento. Sin embargo, como se muestra en la Figura 6, existe una relación entre el SNR y el rendimiento del detector de bloqueo del ecualizador. Como fue el caso en el canal AWGN, se observó que para un SRN bajo, el ecualizador está principalmente en modo ciego, es decir, la convergencia nunca se detecta debido al alto nivel de ruido. Para un SNR alto, la convergencia es eventualmente detectada, y el ecualizador es conmutado al modo dd, permaneciendo estable en este modo. A un SNR medio, existe una conmutación constante del detector de bloqueo, ya que el nivel de ruido no permite un modo dd estable. Se puede esperar un comportamiento similar para el ecualizador en el modo de conmutación automático flexible. Con base en las consideraciones anteriormente mencionadas y la información presentada, es una característica de la presente invención detectar estas condiciones de propagación de error para lo cual un modo dd estándar suministra un peor rendimiento que el modo dd flexible, y para conmutar los modos. Idealmente, el detector de bloqueo del ecualizador podría detectar la convergencia independientemente del SNR. Sin embargo, es impracticable implementar un algoritmo que es suficientemente inmune a un SNR pobre. Además, en un ambiente multitrayectoria, el ruido también afecta la habilidad del ecualizador para converger y rastrear y por lo tanto, independiente del perfil de fantasma o SNR, es deseable detectar condiciones del detector de bloque inestables. Las Figuras 7 y 8 muestran modalidades ilustrativas de un conmutador del modo del ecualizador de acuerdo con la presente invención. La invención prosigue a identificar condiciones inestables del detector de bloqueo y utiliza esta información en la decisión sobre el modo del ecualizador apropiado. El principio como se aplica en la presente invención es aquel de la comparación de umbral. Las operaciones restantes del conmutador de modo con respecto al a entrada al FBF, generación de señal de error y se control para la adaptación permanece como se explicó en la Sección 1. En la Figura 7, las transiciones del detector de bloqueo son contabilizadas durante un cierto período de ventana de períodos de tiempo del símbolo W y el número de transiciones. NTr, se comparar contra un umbral, Thr. El sistema se inicia después de cada período de ventana W y empieza el conteo otra vez. El período de ventana W, y el umbral Thr son variables programables cuyos valores pueden ser identificados después de que se prueba el sistema de manera apropiada. Los dos flip-flops (un dispositivo que puede asumir ya sea uno o dos estados estables, reversibles) FF1 y FF2, son flip-flops-D con habilitación. La entrada eql_lock_int, que corresponde a la salida del detector de bloqueo de ecualizador, es retrasada por FF1 y exclusivo-o'ed, con su versión retrasada. Esta operación identifica transiciones en el detector de bloqueo. El contador 1 tiene una entrada de bloqueo habilitada y da salida a los números de transiciones NTr contadas dentro de una ventana de conteos W. El contador 2 es un contador de símbolo envuelto con una ventana de conteos W, el cual da salida a un indicador de conteo máximo, max ind. Esta señal max ind es 'alta' o '1' cuando el Contador 2 ha alcanzado su límite del conteo del símbolo W, y por el contrario, es 'bajo' o '?'. Cuando max_ind = 1, FF2 almacenará el valor Ntr. Este valor entonces es comparado contra el conteo de umbral Thr. Si Ntr > Thr, existen demasiadas transiciones del detector de bloqueo y la señal sel se fija a '?'. Si Ntr < Thr, el número de transiciones se considera razonable, y sel se fija en 1. Se entenderá que el circuito descrito en la Figura 7 se utiliza como una modalidad ilustrativa de esta invención y que otros circuitos similares pueden proporcionar la misma funcionalidad de detectar la inestabilidad de la detección de bloqueo. En la Figura 7, la señal sel da una indicación de si el sistema deberá ser fijado en modo de conmutación automático flexible (sel = 0= o deberá ser mantenido en modo de conmutación automático (sel = 1), el cual es el conmutador del modo del ecualizador estándar. En el modo de conmutación automático, el ecualizador es fijado en un modo ciego en el arranque; cambia al modo dd después de que la convergencia del ecualizador es detectada y cambia de regreso al modo ciego si la convergencia se pierde. El indicador de la convergencia del ecualizador es la señal eql_lock_int, la salida del detector de bloqueo del ecualizador. En modo de conmutación automático flexible, el modo dd es reemplazado por un modo dd flexible, por el otro lado siendo similar al modo de conmutación automático.

La Figura 8 contiene una representación de una máquina de estado para una modalidad de la presente invención que utiliza la señal sel como una entrada, e introduce un nivel adicional de histéresis. Cuenta dentro de una ventana de período de tamaño N de símbolos W, el número de períodos cuando sel permanece en 0 o 1, dependiendo del estado actual siendo el bloqueo normal o el estado de bloqueo alterado, respectivamente. Al reinicializar, la máquina de estado está en un estado de bloqueo normal, y el conmutador del modo del ecualizador es 1, es decir, el modo de conmutación automático está seleccionado. La máquina de estado continuamente verifica la señal fijada y cuenta las ocurrencias de sel = 1 con la variable sel_count. Si sel_count es menor que el umbral establecido sel_thr, entonces la máquina de estado pasa al estado de bloqueo alterado. Una vez que está en estado de bloqueo alterado, el conmutador del modo del ecualizador se fija a 0, significando modo de conmutación automático flexible. Similarmente, la máquina de estado continuamente verifica la señal sel, y cuenta las ocurrencias de sel = 1 con la variable sel_count. Si sel_count es mayor que o igual al umbral establecido, sel_thr, entonces la máquina de estado se cambia al estado de bloqueo normal. Se entenderá que el diagrama descrito en la Figura 8 se utiliza como una modalidad ilustrativa de esta invención y que otras máquinas de estado similares pueden proporcionar la misma funcionalidad de histéresis agregada a la señal sel. Ya que la invención ha sido descrita y explicada a través de un conmutador del modo del ecualizador para el ecualizador HDTV-ATSC, sus principios pueden ser aplicados a cualquier ecualizador generalizado con una arquitectura DFE, en un sistema en donde el ecualizado es seguido por un descod if icador de entramado o circunvolucional. Para dicho sistema, la propagación de error en el filtro DFE originado a través de distorsión lineal, ruido y la presencia del cortador en el modo dd resulta en un tipo de ruido de ráfaga en la salida del ecualizador, el cual tenderá a dañar el rendimiento del descodificador. Se entenderá que varias funciones de la invención pueden ser llevadas a cabo a través de software en una aplicación de computadora programada o pueden ser implementadas en la forma de circuitos duros, integrados o por el contrario a través de una combinación de ambos. Además, aunque se describe en el contexto de un ecualizador espaciado de símbolo (T- espaciado, en donde T es el período del símbolo), la invención también puede ser aplicada a ecualizadores fraccionalmente espaciados. Los ecualizadores f raccionalmente espaciados se describen en varios libros de texto, tales como el anteriormente mencionado "Digital Communications" de John G. Proakis, 2a. edición, McGraw-Hill, Nueva York, 1989. También, la entrada dirigida de decisión flexible al FBF, aunque se describe como una salida del ecualizador, podría ser una función de decisión flexible más compleja de la salida del ecualizador. También se deberá entender que el ecualizador en la Figura 1 podría incluir el modo de entrenamiento también. El modo de entrenamiento de operación sería exclusivo con respecto al modo ciego como en un DFE tradicional y podría no interferir con los modos dirigidos de decisión . Ya que la presente invención ha sido descrita a manera de modalidades ilustrativas, se reconocerá y entenderá por uno con experiencia en la técnica a la cual la invención pertenece que varios cambios y modificaciones pueden ser hechos sin apartarse de la invención como se define a través de las siguientes reivindicaciones.

Claims (29)

REIVINDICACIONES

1. Aparato para automáticamente seleccionar uno de un modo dirigido de decisión estándar (dd) y un modo dd flexible en un ecualizador de retroal ¡mentación de decisión (DFE) para recibir una señal de datos, dicho aparato comprende: un ecualizador (por ejemplo, Figura 1) que tiene una salida para proveer una señal de salida DFE y que tiene una entrada de control responsable de una señal de control (sel) que exhibe (a) un primer valor (1) para seleccionar dicho modo dd estándar y (b) un segundo valor (0) para seleccionar dicho modo dd flexible; dicho ecualizador incluye un detector de bloqueo (20) que tiene una salida para proveer una señal de bloqueo (eql_lock_int) indicativa de la convergencia del ecualizador; y un selector de modo (18) que tiene una entrada acoplada a dicha salida del detector de bloqueo y que tiene una salida acoplada a dicha entrada de control para proveer una señal de control (sel) que exhibe uno de dichos primero y segundo valores dependiendo de las características de dicha señal de bloqueo.

2. El aparato de acuerdo con la reivindicación 1, en donde selector de modo incluye: un procesador que tiene: una entrada acoplada a dicha entrada del selector de modo para contar el número de transiciones (NTr) de dicha señal de bloque (eqljockjnt) entre dichos primero y segundo valores (1,0) durante un intervalo definido (períodos de símbolo W); un comparador (:Thr) para comparar dicho número de transiciones (NTr) contra un conteo de umbral definido (Thr); y una salida del comparador que proporciona una primera señal (sel) que exhibe dicho primer valor (1) cuando dicho número de transiciones es menor que dicho conteo de umbral (Thr) y exhibe dicho segundo valor (0) cuando dicho número de transiciones no es menor que dicho conteo de umbral (Thr), dicha salida del comparador estando acoplada a dicha salida del selector de modo.

3. El aparato de acuerdo con la reivindicación 1, en donde dicho selector de modo (18) incluye una segunda salida para selectivamente colocar dicha salida DFE en uno de: (a) uno de un modo dd estándar y uno de modo dd flexible, y (b) un modo ciego, dependiendo de las características de dicho señal de bloqueo (eq Mock_int).

4. El aparato de acuerdo con la reivindicación 3, en donde: dicha segunda salida del selector de modo selectivamente coloca dicha salida DFE en modo ciego cuando dicha salida de la señal de bloqueo indica no convergencia, y coloca dicha salida DFE en uno de dichos modos dd cuando dicha salida de señal de bloqueo detecta uno de convergencia o convergencia inestable, con una decisión a partir de la cual el modo dd es seleccionado siendo controlado por dicha primera salida del selector (sel).

5. El aparato de acuerdo con la reivindicación 1, en donde dicho selector de modo (18) incluye una segunda salida para selectivamente colocar dicha salida DFE en uno de: (a) uno de un modo dd estándar y un modo dd flexible; y (b) un modo de entrenamiento, dependiendo de las características de dicha señal de bloqueo (eq l_lock_int).

6. El aparato de acuerdo con la reivindicación 5, en donde: dicha segunda salida del selector de modo selectivamente coloca dicha salida DFE en modo de entrenamiento cuando dicha salida de la señal de bloqueo indica no convergencia, y coloca dicha salida DFE en uno de dichos modos dd cuando la salida de la señal de bloqueo detecta uno de convergencia o convergencia inestable, con una decisión con la cual el modo dd es seleccionado siendo controlado por dicha primera salida del selector de modo (sel).

7. El aparato de acuerdo con la reivindicación 2, en donde dicho intervalo definido (períodos de símbolo W) corresponde a un período de un número definido (W) de períodos de tiempo de símbolo de dicha señal de datos.

8. El aparato de acuerdo con la reivindicación 7, en donde dicho intervalo definido (períodos de símbolo W) y dicho conteo de umbral definido (Thr) son variables programables.

9. El aparato de acuerdo con la reivindicación 8, en donde dicho procesador incluye: un detector de transición que incluye un primer flip-flop D (FF1) para dar salida a una versión retrasada de dicha señal de bloqueo; una puerta OR exclusiva (XOR) acoplada a dicha señal de bloqueo (eql_lock_¡nt) y a dicha versión retrasada (Q) para proporcionar una señal que indica la transición, dicha señal que indica la transición exhibe un conteo de NTr para dicho intervalo de conteo definido; un comparador de conteo (:The) para comparar dicho conteo de NTr contra dicho conteo de umbral para proveer dicha primera señal (sel).

10. El aparato de acuerdo con la reivindicación 6, en donde dicha salida del comparador (sel) está acoplada a dicha salida del selector de modo a manera de una máquina de estado (Figura 8) que incluye: un aparato (máquina de estado) para el conteo, durante un período de un número dado de períodos de símbolo (N*W) de dicha señal de datos, el número de ocurrencias de dicho primer nivel de dicha primera señal (sel = 1) para proveer una segunda señal, en donde: (a) si dicho ecualizador está en dicho primer modo y dicho número de ocurrencias de dicho primer nivel no es menor que un conteo de umbral dado (sel_thr), dicha segunda señal exhibe dicho primer valor (1 ), y (b) si dicho ecualizador está en dicho segundo modo y dicho número de ocurrencias de dicho primer nivel (1) es menor que dicho conteo de umbral (sel_thr), dicha segunda señal exhibe dicho segundo valor (0).

11. El aparato de acuerdo con la reivindicación 9, en donde dicho número dado de períodos de símbolo (N*W) y dicho conteo de umbral (sel_thr) son variables programables.

12. Un aparato para la selección automática de uno de un modo de conmutación automático estándar y un modo de conmutación automático en un ecualizador de retroalimentación de decisión (DFE) para recibir una señal de datos, dicho ecualizador incluye un detector de bloqueo (20) para proveer una señal de bloqueo (Salida de Bloqueo) indicativa de la convergencia del ecualizador, y en donde dicha selección se basa en el monitoreo de la velocidad de las transiciones de dicha señal de bloqueo.

13. El aparato de acuerdo con la reivindicación 12, en donde dicha selección se basa en si dicha velocidad de las transiciones es menor que o igual a una velocidad prescrita (Thr).

14. El aparato de acuerdo con la reivindicación 13, en donde: cuando dicha velocidad de las transiciones es menor que dicha velocidad prescrita (Thr), dicho modo de conmutación automático estándar es seleccionado; y cuando dicha velocidad de las transiciones no es menor que dicha velocidad prescrita (Thr), dicho modo de conmutación automático flexible es seleccionado.

15. El aparato de acuerdo con la reivindicación 13, en donde dicha velocidad prescrita (Thr) se define como un conteo de umbral de transiciones en donde un período de ventana (N períodos de símbolos W).

16. El aparato de acuerdo con la reivindicación 15, en donde dicho período de ventana (N períodos de símbolos W) se define en términos de conteos de símbolo de dicha señal de datos.

17. El aparato de acuerdo con la reivindicación 16, en donde dicho período de ventana (N períodos de símbolos W) y dicho conteo de umbral son variables programables.

18. El aparato de acuerdo con la reivindicación 12, en donde dicha selección además se basa en: tomar en cuenta cual modo está actualmente seleccionado; y la frecuencia de las ocurrencias (sel count) de la señal de bloqueo (eql_lock_int) para configurar dicho modo de conmutación automático estándar según comparado con una frecuencia de ocurrencia del umbral dada (sel_thr).

19. El aparato de acuerdo con la reivindicación 18, en donde: cuando dicho modo dd estándar está actualmente seleccionado y dicha frecuencia de ocurrencias de la señal de bloque (sel count) para configurar dicho modo dd estándar es menor que dicha frecuencia de ocurrencia del umbral dada (sel_thr), dicho modo dd flexible es seleccionado; por el contrario, cuando dicha frecuencia de ocurrencias de señal de bloque (sel count) no es menor que dicha frecuencia de ocurrencia de umbral dada (sel_thr), dicho modo dd estándar es seleccionado; cuando dicho modo dd flexible está actualmente seleccionado y dicha frecuencia de ocurrencias (sel count) de la señal de bloqueo para configurar dicho modo dd estándar no es menor que dicha frecuencia de ocurrencia del umbral dado (sel_thr), dicho modo dd estándar es seleccionado; y por el contrario, cuando dicha frecuencia de ocurrencias (sel count) de la señal de bloqueo es menor que dicha frecuencia de ocurrencia del umbral dado (sel_thr), dicho modo dd flexible permanece seleccionado.

20. El aparato de acuerdo con la reivindicación 18, en donde, dicha frecuencia de ocurrencia del umbral dado (sel count) se define en términos de un número de umbral (sel_thr) de dichas ocurrencias de la señal de bloqueo dentro de un período de un número definido N de conteos de símbolo W de dicha señal de datos.

21. Un aparato para la selección automática de uno de un modo de conmutación automático estándar y un modo de conmutación automático flexible en un ecualizador de retroalimentación (DFE) para recibir una señal de datos, en donde: dicho modo de conmutación automático comprende uno de: (a) un modo ciego; y (b) una modo dirigido de decisión, y dicho modo de conmutación automático flexible comprende uno de: (a) un modo ciego y (b) una modo dirigido de decisión; dicho ecualizador tiene una entrada de control para la selección del modo responsable de una señal (sel) que exhibe: (a) un primer valor (1) para seleccionar dicho modo de conmutación automático estándar, y (b) un segundo valor (0) para seleccionar dicho modo de conmutación automático flexible, e incluye un detector de bloqueo (20) para proveer una señal de bloqueo (Salida de Bloqueo) que tiene primero y segundo valores de señal de bloqueo (1,0) respectivamente indicativos de la convergencia o no convergencia del ecualizador; y un aparato para proporcionar una señal de selección (sel) a dicha entrada de control para la selección del modo, dicho aparato: monitorea la frecuencia de las transiciones (NTr) de dicha señal de bloqueo entre dicho primero y segundo valores de la señal de bloque (1,0) y proporciona una señal de control (sel); comparar dicha frecuencia de transiciones (NTr) con una frecuencia de umbral de transiciones (Thr) y causar que dicha señal de control (eql_mode_sel) exhiba un primer valor de control (1) cuando dicha frecuencia de las transiciones es menor que dicha frecuencia de umbral y exhiba un segundo valor (0) cuando dicha frecuencia de transiciones no es menor que dicha frecuencia de umbral (Thr); cuando dicho ecualizador está en dicho modo de conmutación automático estándar, monitorear la frecuencia de las ocurrencias de dicha señal de control (sel) que tiene dicho primer valor de control (1) y comparar dicha frecuencia con una frecuencia de umbral de ocurrencia (sel th r) y si dicha frecuencia de ocurrencias es menor que dicha frecuencia de umbral de ocurrencias (sel_thr) entonces causa la selección de señal para exhibir dicho segundo valor (0) para seleccionar dicho modo de conmutación automático flexible; por el contrario, cuando dicha frecuencia de ocurrencias no es menor que dicha frecuencia de umbral de ocurrencia (sel_thr), dicho modo de conmutación automático estándar permanece seleccionado; y cuando dicho ecualizador está en dicho modo de conmutación automático flexible, monitorear la frecuencia de las ocurrencias de dicha señal de control (sel) que tiene dicho primer valor de control (1) y comparar dicha frecuencia con dicha frecuencia de umbral de ocurrencia y si dicha frecuencia de ocurrencias no es menor que dicha frecuencia de umbral de ocurrencia (sel_thr) entonces causar que dicha señal de selección (eql_mode_sel) exhiba dicho primera valor (1) para seleccionar dicho modo de conmutación automático estándar, y por el contrario, cuando dicha frecuencia de ocurrencias es menor que dicha frecuencia de umbral (sel_thr), dicho modo de conmutación automático flexible permanece seleccionado.

22. Un aparato para la selección automática de uno de un modo de conmutación automático estándar y un modo de conmutación automática flexible, en un ecualizador de retroalimentación de decisión (DFE) para una señal de datos, en donde dicho modo de conmutación automático comprende un modo ciego o dirigido a la decisión y dicho modo de conmutación automático flexible comprende un modo ciego o dirigido de decisión, dicho aparato comprende: medios para monitorear (FF1, XOR, CONTADOR 1, CONTADOR 2, FF2) transiciones (NTr) de una señal de bloqueo indicativa de la convergencia del ecualizador; medios para comparar (:Thr) la frecuencia de dichas transiciones contra una frecuencia prescrita (Thr): medios para proveer una señal de control (sel) que exhibe: un primer valor de control (1) asociado con dicho modo de conmutación automático estándar cuando dicha frecuencia de transiciones es menor que la frecuencia prescrita (Thr) y exhibir un segundo valor de control (2) asociado con dicho modo de conmutación automático flexible cuando dicha frecuencia de transiciones (NTr) no es menor que dicha frecuencia prescrita (Thr); y medios para contar (máquina de estado), durante un período de un número dado (N*W) de períodos de símbolo de dicha señal de datos, el número de ocurrencias (sel_count) de dicho primer valor de control (1) de dicha señal de control y si: dicho ecualizador está en dicho primer modo y dicho número de ocurrencias (sel_count) de dicho primer valor de control (1) es menor que un conteo de umbral dado (sel_thr), dichos medios seleccionan dicho modo de conmutación automático flexible, por el contrario, dichos medios seleccionan dicho modo de conmutación automático estándar, y si: dicho ecualizador está en dicho segundo modo y dicho número de ocurrencias (sel_count) de dicho primer nivel (1) no es menor que dicho conteo de umbral, dichos medios seleccionan dicho modo de conmutación automático estándar, por el contrario, dichos medios seleccionan dicho modo de conmutación automático flexible.

23. Un aparato para la selección automática de uno del modo de conmutación automático estándar y un modo de conmutación automático flexible en un ecualizador de retroalimentación de decisión (DFE) (Figura 1) para una señal de datos, en donde dicho modo de conmutación automático comprende un modo ciego o dirigido de decisión y dicho modo de conmutación automático flexible comprende un modo ciego o dirigido de decisión, y el aparato comprende: dicho DFE que tiene una entrada de control para seleccionar dichos modos; medios para monitorear (FF1, XOR, CONTADOR 1, CONTADOR 2, FF2) transiciones (NTr) de una señal de bloqueo indicativa de la convergencia del ecualizador; medios para comparar (:Thr) la frecuencia de dichas transiciones contra una frecuencia prescrita (Thr): medios (máquina de estado) para proveer una señal de control (sel) a dicha entrada de control que exhibe un primer valor (1) para seleccionar dicho modo de conmutación automático estándar cuando dicha frecuencia de transiciones (NTr) es menor que dicha frecuencia prescrita (Thr) y exhibe un segundo valor (0) para seleccionar dicho modo de conmutación automático flexible cuando dicha frecuencia de transiciones (NTr) no es menor que dicha frecuencia prescrita (Thr).

24. Un aparato para automáticamente seleccionar uno de un modo dirigido de decisión estándar (dd) y un modo dd flexible en un ecualizador de retroalimentación de decisión (DFE) para recibir una señal de datos, dicho aparato comprende: medios para determinar la frecuencia de las transiciones entre el primero y segundo valores de una señal de bloqueo indicativa de la convergencia; medios para comparar dicha frecuencia de las transiciones contra una frecuencia de umbral definida (Thr); y medios para proveer una primera señal de control (sel) que exhibe un primer valor (1) cuando dicha frecuencia de las transiciones es menor que el conteo de umbral y exhibe un segundo valor (0) cuando dicha frecuencia de las transiciones no es menor que dicho conteo de umbral; y medios para proveer un acoplamiento entre dicha primera señal de control y una entrada del modo de selección DFE, dicho primer modo estándar (dd) siendo seleccionado cuando una señal en dicha entrada del selector de modo exhibe un primer valor y dicho modo dd flexible siendo seleccionado cuando una señal en dicha entada del selector de modo exhibe un segundo valor.

25. El aparato de acuerdo con la reivindicación 24, en donde dichos medios para proveer un acoplamiento entre dicha primera señal de control y un selector de modo comprende: medios para determinar la frecuencia de las transiciones de 36 dicho primer valor de dicha primera señal de control (máquina de estado) para proveer una segunda señal de control (eql_mode_sel); medios para comparar dicha frecuencia de las transiciones (máquina de estado) de dicho primer valor (1) de dicha primera señal de control con una frecuencia dada de ocurrencias (sel_thr); medios (máquina de estado) para causar que dicha segunda señal de control exhiba un primer valor dado (1) si dicho ecuaiizador está en dicho primer modo y dicha frecuencia de las ocurrencias (sel count) de dicho primer nivel (1) de dicha primera señal de control no es menor que un conteo de umbral dado (sel_thr), por el contrario, la segunda señal de control (eq l_mod_sel) exhibe un segundo valor dado (0); medios para causar que dicha segunda señal de control (eql mode sel) exhiba dicho segundo valor dado (0) si dicho ecuaiizador está en dicho segundo modo y dicha frecuencia de las ocurrencias de dicho primer nivel no es menor que el conteo de umbral dado (sel_thr), por el contrario, la segunda señal de control exhibe dicho primer valor; y medios para acoplar dicha segunda señal a dicha entrada del selector de modo.

26. Un método para la selección automática de uno de un modo de conmutación automático estándar y un modo de conmutación automático flexible en un ecuaiizador de retroalimentación (DFE) para recibir una señal de datos, que comprende los pasos de: monitorear la frecuencia de las transiciones contra una frecuencia prescrita; comparar la frecuencia de dichas transiciones contra una frecuencia prescrita; proporcionar una señal de selección que exhiba un primer valor (1) para seleccionar dicho modo de conmutación automático estándar cuando dicha frecuencia de las transiciones es menor que la frecuencia prescrita y exhibir un segundo valor (0) para seleccionar dicho modo de conmutación automático flexible cuando dicha frecuencia de las transiciones no es menor que dicha frecuencia prescrita.

27. Un método para la selección automática de uno de un modo de conmutación automático estándar y un modo de conmutación automático flexible en un ecualizador de retroalimentación (DFE) para recibir una señal de datos, que comprende los pasos de: monitorear las transiciones de una señal de bloqueo indicativa de la convergencia del ecualizador; comparar la frecuencia de las transiciones contra una frecuencia prescrita; proporcionar una señal de selección que exhiba un primer valor cuando dicha frecuencia de las transiciones es menor que dicha frecuencia prescrita, y exhibir un segundo valor cuando dicha frecuencia de las transiciones no es menor que dicha frecuencia prescrita; contar, durante un período de un número dado de períodos símbolo de dicha señal de datos, el número de ocurrencias de dicho primer valor de dicha primera señal; si dicho ecualizador está en el primer modo y dicho número de ocurrencias de dicho primer valor no es menor que un conteo de umbral dado, seleccionar dicho modo de conmutación automático estándar, por el contrario, seleccionar el modo de conmutación automático flexible; y si el ecualizador está en dicho segundo modo y dicho número de ocurrencias de dicho primer nivel no es menor que dicho conteo de umbral dado, seleccionar dicho modo de conmutación automático estándar, por el contrario seleccionar el modo de conmutación automático flexible.

28. Un método para automáticamente seleccionar uno del modo de conmutación automático estándar y un modo de conmutación automático flexible en un ecualizador de retroalimentación de decisión (DFE) para recibir una señal de datos, que comprende los pasos de: determinar la frecuencia de las transiciones entre un primero y segundo valores de una señal de bloqueo indicativa de convergencia; comparar dicha frecuencia de transiciones contra una frecuencia de umbral definida; proporcionar una primera señal que exhibe un primer valor dado cuando dicho número de transiciones es menor que dicho conteo de umbral y exhibe un segundo valor cuando dicho número de transiciones no es menor que dicho conteo de umbral; y proporcionar un acoplamiento entre dicha primera señal y una entrada del selector de modo de dicho DFE, dicho primer modo de conmutación automático estándar siendo seleccionado cuando una señal en dicha entrada del selector de modo exhibe dicho primer valor dado y dicho modo de conmutación automático flexible siendo seleccionado cuando una señal de dicha entrada del selector de modo exhibe un segundo valor dado.

29. Un método de acuerdo con la reivindicación 28, en donde dicho paso de proporcionar un acoplamiento entre dicha primera señal y un selector de modo comprende los pasos de: determinar la frecuencia de ocurrencias de dicho primer valor de dicha primera señal; comparar dicha frecuencia de ocurrencias de dicho primer valor de dicha primera señal contra un umbral; si dicho ecualizador está en dicho primer modo y dicho número de ocurrencias de dicho primer nivel no es menor que un conteo de umbral dado, causa que una segunda señal exhiba dicho primer valor dado, por el contrario, dicha segunda señal exhibe dicho segundo valor; si dicho ecualizador está en dicho segundo modo y dicho número de ocurrencias de dicho primer nivel no es menor que un conteo de umbral dado, causa que dicha segunda señal exhiba dicho primer valor dado, por el contrario, dicha segunda señal exhibe dicho segundo valor; y acoplar dicha segunda señal a dicha entrada del selector de modo.