KR980006974A - 무선 통신 시스템에 적합한 피포 - Google Patents
무선 통신 시스템에 적합한 피포 Download PDFInfo
- Publication number
- KR980006974A KR980006974A KR1019960022057A KR19960022057A KR980006974A KR 980006974 A KR980006974 A KR 980006974A KR 1019960022057 A KR1019960022057 A KR 1019960022057A KR 19960022057 A KR19960022057 A KR 19960022057A KR 980006974 A KR980006974 A KR 980006974A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- data
- write
- input
- received data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야; 무선 통신 시스템의 디지탈 데이타 수신장치에 적합한 피포에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제 : 수신된 데이타로부터 복원된 복원클럭의 위상이 시스템 내부의 국부 클럭의 위상이 어느 영역에 존재하더라도 지터에 의한 패킷의 흔들림을 방지할 수 있는 데이타 수신장치를 제공함.
3. 발명이 해결 방법의 요지 : 외부로부터 수신되는 데이타와, 상기 데이타로부터 복원된 복원 클럭 및 이에 동기된 국부 클럭과, 기록 어드레서의 입력에 응답하여 외부의 데이타를 기록하고 독출 어드레스가 지정하는 영역의 데이타를 독출하는 메모리와, 클리어 신호의 입력에 의해 초기화되면 클럭의 입력을 카운팅하여 상기 메모리에 기록 어드레스를 공급하는 기록 포인터와, 상기 국부 클럭의 제1에지와 복원 클럭의 제1에지 사이의 간격을 검출하고 상기 검출된 간격에 따라 상기 복원 클럭과 상기 수신 데이타 혹은 반전된 복원 클럭과 지연된 수신 데이타를 상기 기록 포인터와 상기 메모리에 선택적으로 공급하는 기록 제어 유니트로 구성함을 특징으로 한다.
4. 발명의 중요한 용도 : 디지탈 데이타 송수신 장치의 메모리 제어 회로.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 피포의 구성도를 도시한 도면.
제5도는 본 발명에 따른 복원 클럭과 국부 클럭간의 위상 차이에 의한 위상 영역 구분을 설명하기 위한 타이밍도.
제6도는 제4도에 도시된 에지 사이 검출기 18 및 카운터 20의 동작을 설명하기 위한 동작 타이밍도.
Claims (4)
- 외부로부터 수신되는 데이타와, 상기 수신되는 데이타로부터 복원된 복원 클럭과 시스템 내에서 발진되어 상기복원 클럭에 위상 동기된 국부 클럭을 가지고 상기 데이타를 수신하는 무선 통신 시스템에 적합한 피포에 있어서, 기록 어드레스의 입력에 응답하여 외부의 데이타를 기록하고 독출 어드레스가 지정하는 영역의 데이타를 독출하는 메모리와, 클리어 신호의 입력에 의해 초기화되며 클럭의 입력을 카운팅하여 상기 메모리에 기록 어드레스를 공급하는 기록 포인터와, 상기 국부 클럭의 제1에지와 복원 클럭의 제1에지 간격을 검출하고, 상기 검출된 간격에 따라 상기 복원 클럭과 상기 수신 데이타 혹은 반전된 복원 클럭과 지연된 수신 데이타를 상기 기록 포인터와 상기 메모리에 선택적으로 공급하는 기록 제어 유니트를 포함하여 구성을 특징으로 하는 피포.
- 제1항에 있어서, 상기 기록 제어 유니트는, 상기 국부 클럭의 에지와 상기 복원 클럭의 에지 사이의 간격을 검출하여 인에이블 신호를 발생하는 에지 사이 검출기와, 상기 인에이블 신호의 주기 동안 외부로부터 입력되는 클럭을 카운팅하는 카운터와, 상기 카운팅된 값을 미리 설정된 제1드레쉬홀드 값과 이 값보다 크게 설정된 제2드래쉬홀드 값과 비교하여 그 결과를 출력하는 비교기와, 상기 카운팅된 값이 상기 제1드래쉬홀드 값 보다 적을 때 응답하여 상기 복원 클럭과 상기 수신 데이타를 기록 포인터 및 상기 피포의 기록 데이타로 공급하고, 상기 카운팅된 값이 상기 제2드레쉬홀드 값 보다 클때 응답하여 반전된 복원 클럭과 지연된 수신 데이타를 상기 기록 포인터 및 상기 피포의 기록 데이타로 공급하는 선택 수단으로 구성함을 특징으로 하는 무선 통신 시스템의 적합한 피포.
- 제2항에 있어서, 상기 카운터는 상기 기록 포인터가 클리어되는 기간 내에 인에이블 신호의 발생 주기 동안 입력되는 클럭을 카운팅함을 특징으로 하는 무선 통신 시스템에 적합한 피포.
- 제2항 또는 제3항에 있어서, 상기 비교기는 상기 클리어 신호의 입력에 의해 클리어되는 기록 포인트가 동작시에 상기 카운터의 출력을 래치하여 미리 설정된, 제1, 제2드레쉬홀드 값들과 비교함을 특징으로 하는 무선 통신 시스템에 적합한 피포.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022057A KR100186612B1 (ko) | 1996-06-18 | 1996-06-18 | 무선 통신 시스템에 적합한 피포 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022057A KR100186612B1 (ko) | 1996-06-18 | 1996-06-18 | 무선 통신 시스템에 적합한 피포 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006974A true KR980006974A (ko) | 1998-03-30 |
KR100186612B1 KR100186612B1 (ko) | 1999-05-15 |
Family
ID=19462304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960022057A KR100186612B1 (ko) | 1996-06-18 | 1996-06-18 | 무선 통신 시스템에 적합한 피포 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100186612B1 (ko) |
-
1996
- 1996-06-18 KR KR1019960022057A patent/KR100186612B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100186612B1 (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4812783A (en) | Phase locked loop circuit with quickly recoverable stability | |
JP3283659B2 (ja) | Fifoメモリの誤動作検出方法及び装置 | |
CA2065853A1 (en) | Asynchronous signal extracting circuit | |
KR960019219A (ko) | 광디스크용 재생율 제어장치 | |
TW336313B (en) | Phase locked loop system and method for use in a data channel | |
KR980006974A (ko) | 무선 통신 시스템에 적합한 피포 | |
KR970057755A (ko) | 타임코드 생성회로 | |
US5812502A (en) | Optical disc reading device | |
KR960035239A (ko) | 디코드장치 및 기억장치 | |
KR100221885B1 (ko) | 클럭 추출 회로 | |
US9621336B1 (en) | SPDIF clock and data recovery with sample rate converter | |
US4636877A (en) | Apparatus for reproducing multiple track digital signals and including timing control of read/write operations | |
US5121206A (en) | Clock signal generator for video signal capable of generating a stable clock signal | |
JPH04322532A (ja) | クロック再生回路 | |
US8848849B1 (en) | SPDIF clock and data recovery with sample rate converter | |
KR880000883A (ko) | 데이타 분리 시스템 | |
US5937021A (en) | Digital phase-locked loop for clock recovery | |
JP3956525B2 (ja) | 同期信号の検出保護回路 | |
KR100235332B1 (ko) | 동기신호 검출장치 | |
JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
JPH04246939A (ja) | スタッフジッタ抑圧回路 | |
JP2594670B2 (ja) | エラスチツクストア回路 | |
KR920003699A (ko) | 동기식 다중장치에서의 포인터 조정 지터 감소장치 | |
KR0123760B1 (ko) | 바이페이즈 복조장치 | |
JPH03283056A (ja) | 磁気ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |