KR0123760B1

KR0123760B1 - 바이페이즈 복조장치

Info

Publication number: KR0123760B1
Application number: KR1019930000365A
Authority: KR
Inventors: 심재성
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-01-13
Filing date: 1993-01-13
Publication date: 1997-11-27
Also published as: KR940018814A

Abstract

본 발명은 광기록 기기에 있어서 바이페이즈(biphase) 복조장치에 관한 것으로, 특히 기록매체인 광디스크로부터 절대어드레스 정보를 해독하는 바이페이즈 보고장치에 관한 것이다.

이를 위하여 FM(Frequency Modulation) 복조된 데이타와 클럭신호를 입력으로 받아 시스템 제어와 디스크 회전속도등을 제어하기 위한 동기신호 패턴을 검출하기 위한 동기신호 검출수단과 동기신호 검출수단에서 소정구간 내에 동기신호 패턴이 검출되지 않을때 동기신호 내삽을 수행하고 내삽된 동기신호 패턴을 출력하기 위한 동기신호 보호 및 내삽수단과 동기신호 검출수단의 출력 데이타와 동기신호 패턴 및 상기 FM 복조된 클럭을 입력으로 받아 변조되기 이전의 어드레스 인 프리그루브 데이타 및 클럭을 재생하는 데이타 및 비트클럭 재생수단을 포함한다.

따라서 장기간에 걸쳐 동기신호가 발생하지 않을때 대용의 동기신호를 발생시키는 데이타 및 클럭신호를 복조함으로써 안정된 시스템 제어 및 디스크회전제어를 할 수 있는 효과가 있다.

Description

바이페이즈 복조장치

제 1 도는 종래의 바이페이즈 복조장치의 블럭도.

제 2 도는 본 발명에 따른 바이페이즈 복조장치의 블럭도.

제 3 도는 제 2 도의 동기신호 검출수단의 상세 회로도.

제 4 도는 제 2 도의 데이타 및 비트클럭재생수단의 상세 회로도.

제 5 도는 제 2 도의 동기신호 보호 및 내삽수단의 상세 회로도.

제 6 도는 제 3 도 및 제 4 도에 따른 타이밍도.

제 7 도는 제 5 도에 따른 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

100 : 동기신호 검출수단 110 : 동기신호패턴 검출수단

120 : 동기신호패턴 확장수단 130 : 제1직병렬변환기

140 : 지연수단 150 : 제2직병렬변환기

200 : 데이타 및 비트클럭 재생수단 300 : 동기신호 보호 및 내삽수단

310 : 카운터 리셋신호 발생부 320 : 카운터

330 : 윈도우시작점 발생부 340 : 윈도우종점 발생부

350 : 내삽펄스신호 발생부 360 : 윈도우타이밍 발생부

370 : 윈도우 발생부 380 : 동기신호 발생부

본 발명은 광기록 기기에 있어서 바이페이즈(biphase) 복조장치에 관한 것으로, 특히 기록매체인 광디스크로부터 절대 어드레스 정보를 해독하는 바이패이즈 복조장치에 관한 것이다.

일반적으로 광기록 기기는 정보의 추가기록이 가능하고 기록직후에 기록매체에 기록된 정보를 재생할 수 있으며, 그 후에도 몇번이라도 동일한 정보를 재생하는 것이 가능한 시스템이다.

이러한 광기록 기기에는 일회 추가기록만이 가능한 추기형(Write Once=W/O)시스템과 소거 또는 재기록이 가능한 서환형(Erasable 또는 Rewritale) 시스템이 있다. 그리고 추기형 시스템과 서환형 시스템은 기록 가능한 광디스크장치, 화상 파일장치, 문서 파일장치, 디지탈 데이타 파일장치등에 응용될 수 있다.

그리고 기록밀도를 중요시하지 않는 시스템에서는 하드웨어의 구현이 비교적 쉽고 동기신호 패턴의 추출이 용이하며, 변조했을때 직류성분이 거의 없는 변조방법을 택한다. 바이페이즈(biphase) 변조가 이러한 조건을 만족하는 변조방법중 하나로서 그 활용범위가 매우 넓다. 그 사용예로 광기록 기기에서 광디스크의 절대 어드레스 정보를 기록하거나 재생할때 바이페이즈 변복조한다.

광기록 기기에 있어서 기록매체인 광디스크에는 디스크상의 현재 위치를 알 수 있도록 절대어드레스를 바이페이즈클럭에 맞춰 바이페이즈 변조를 한뒤 바이페이즈 변조된 신호에 따라 FM(Frequency Modulation) 변조를 한 프리그루브(Pre-g roove)가 광디스크에 형성되어 있다.

제 1 도는 종래의 바이페이즈신호 복조장치의 블럭도를 도시한 것이다.

제 1 도에 있어서, 광디스크에 기록된 정보를 FM(Frequency Modulation) 복조된 데이타(FMDT)와 클럭(FMCK) 신호가 동기신호 검출수단(100)에 입력된다. 동기신호 검출수단(100)에서는 특정한 형태의 동기신호(ADSY)를 검출한다. 또한 FM 복도된 데이타(FMDT)의 이웃한 데이타끼리 배타논리합한 결과출력인 데이타(PADT)를 출력한다.

데이타 및 비트클럭 재생수단(200)에서는 FM 복조된 클럭신호(FMCK)와 동기신호 검출수단(100)에서 출력한 동기신호(ADSY)와 데이타(PADT)를 입력으로 받아들여 변조되기전의 어드레스 인 프리그르브(Address In Pre-groove) 데이타(ADIPDT)와 어드레스 인 프리그루브 클럭(ADIPCK)이 재생되어 출력한다.

그러나 종래의 바이페이즈 복조장치는 어떠한 이상동작으로 인하여 데이타와 클럭간에 위상이 맞지 않거나 어느한쪽이 늦어지거나 빨라질때 동기신호 검출수단(100)에서 장시간에 걸쳐 동기신호 검출이 이루어지지 않는 경우가 발생한다. 이번 경우 동기신호를 이용한 시스템 제어를 할때나 디스크 제어를 할때 문제점이 발생한다.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 장기간에 걸쳐 동기신호가 검출되지 않는 경우 대용의 동기신호를 발생시켜 절대 어드레스 정보를 해독하는 바이페이즈신호 복조장치를 제공하는데 있다.

상술한 목적을 달성하기 위하여 기록이 가능한 광기록 기기에 있어서, FM(Frequency Modulation) 복조된 데이타와 클럭신호를 입력으로 받아 시스템 제어와 디스크 회전속도등을 제어하기 위한 동기신호 패턴을 검출하기 위한 동기신호 검출수단과; 상기 동기신호 검출수단에서 소정구간 내에 동기신호 패턴이 검출되지 않을때 동기신호 내삽을 수행하고 내삽된 동기신호패턴을 출력하기 위한 동기신호 보호 및 내삽수단과; 상기 동기신호 검출수단의 출력 데이타와 동기신호 패턴 및 상기 FM 복조된 클럭을 입력으로 받아 변조되기 이전의 어드레스 인프리그루브 데이타 및 클럭을 재생하는 데이타 및 비트클럭재생수단을 포함함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제 2 도는 본 발명에 따른 바이페이즈 복조장치의 블럭도를 도시한 것이다.

제 2 도에 있어서, 동기신호 패턴을 검출하기 위한 동기신호 검출수단(100)과 내삽된 동기신호 패턴을 출력하기 위한 동기신호 보호 및 내삽수단(30)과 변조되기 이전의 데이타를 재생하기 위한 데이타 및 비트클럭 재생수단(200)으로 구성한다.

다음 제 2 도에 도시된 장치의 블럭도의 동작에 대하여 설명하기로 한다.

동기신호 검출수단(100)에서 입력되는 신호는 FM 복조된 데이타(FMDT)와 클럭(FMCK)신호이다. 그리고 특정한 형태의 동기신호 패턴(SYSG)을 검출하여 동기신호 보호 및 내삽수단(300)으로 출력한다.

동기신호 보호 및 내삽수단(300)에 입력되는 신호는 동기신호 검출수단(100)에서 검출된 동기신호 패턴(SYSG)과 FM 복조된 클럭(FMCK)신호이다. 동기신호 보호 및 내삽수단(300)에서는 FM 변조된 클럭신호(FMCK)를 카운트하여 동기신호 패턴이 검출되어야할 윈도우와 비교한다. 윈도우내에 검출된 동기신호 패턴이 존재하면 동기신호 검출수단(100)에서 검출된 동기신호 패턴은 유효한 것으로 판단하고, 만약 윈도우내에 검출된 동기신호 패턴이 존재하지 않으면 동기신호의 내삽펄스를 생성한다.

그러나 윈도우밖에서 동기신호가 몇회 연속하여 발생할 경우, 윈도우록을 해제하여 검출된 동기신호 패턴과 내삽된 동기신호를 모두 동기신호(SYSG)로 받아들여 새로운 동기신호 패턴(MSYSG)를 동기신호 검출수단(100)으로 출력한다.

데이타 및 비트클럭재생수단(200)에서 입력되는 신호는 FM 복조된 클럭신호(FMCK)와 동기신호 검출수단(100)에서 출력하는 데이타(FADT)와 동기신호 패턴(ADSY)이다.

입력되는 데이타(PADT)는 FM 복조된 데이타(FMDT)를 동기신호 검출수단(100)에서 이웃한 데이타(FMDT)들끼리 배타논리합한 결과이다. 입력되는 동기신호 패턴(ADSY)은 동기신호 보호 및 내삽수단(300)에서 출력하는 새로운 동기신호 패턴(NSYSG)를 동기신호 검출수단(100)에서 원래의 동기신호의 주기만큼 확장한 신호이다.

데이타 밑 비트클럭재생수단(200)은 입력되는 FMCK와 PADT와 ADSY 신호를 받아들여 FM 변조되기 이전의 원 데이타인 어드레스 인 프리그루브(Address In Pre-groove) 데이타(ADIPDT)와 어드레스 인 프리그루브 클럭신호를 바이페이즈복조하여 재생한다.

제 3 도는 제 2 도의 동기신호 검출수단(100)의 상세 회로도를 도시한 것이다.

제 3 도에 도시된 회로도의 동작을 제 6 도의 타이밍도와 결부시켜 설명하기로 한다.

제 3 도에 있어서, 동기신호 검출수단(100)은 버퍼소자(101,102)와 배타논리합소자(Exclusive OR gate, 103)과 반전소자(104)와 동기신호패턴 검출수단(110)과 동기신호패턴 확장수단(120)과 직병렬변환기(Serial Input Parallel Output, 130, 150)와 지연수단(140)으로 구성한다.

동기신호패턴 검출수단(110)은 4입력논리곱소자(111∼114)와 2입력논리곱소자(115, 116)와 2입력논리합소자(117)로 구성한다.

동기신호패턴 확장수단(120)은 4입력논리합소자(121,122)와 2입력논리합소자(123)로 구성한다.

제 6(b) 도의 FM 복조된 데이타(FMDT)는 버퍼소자(101)를 통하여 직병렬변환기(130)의 입력단에 인가된다.

그리고 제 6(a) 도의 클럭신호(FMCK)는 버퍼소자(102)를 통하여 각각 직병렬변환기(130)의 클럭단(CK)과 직병렬변환기(150)의 클럭단(CK)과 인버퍼(104)를 통하여 지연수단(140)의 클럭단(CK)에 인가된다.

직병렬변환기(130)는 입력되는 직렬 데이타(FMDT)를 클럭(FMCK)의 상승엣지에서 1비트씩 쉬프트된 결과를 패리렐(Parallel) 형태로 변환하여 출력한다.

직병렬변환기(130)의 출력신호는 동기신호패턴 검출수단(110)에 입력된다. 동기신호패턴 검출수단(110)에서 상위 2개의 4입력논리곱소자(111, 112)와 2입력논리곱소자(115)는 동기신호패턴 11101000를 검출하고, 하위 2개의 4입력논리곱소자(113, 114)와 2입력논리곱소자(116)는 동기신호패턴 10111를 검출한다. 2입력논리합소자(117)는 2입력논리곱소자(115, 116)의 출력신호를 논리합하여 동기신호패턴검출수단(110)의 입력단에 동기신호패턴이 11101000 또는 10111이 입력됐을때 하이레벨신호를 출력한다. 즉, 동기신호(SYSG)의 값이 제 6(c) 도와 같이 하이레벨이 된다.

베타논리합소자(103)는 직병렬변환기(130)의 이웃한 출력신호끼리를 배타논리합하여 그 결과를 지연수단(140)에 입력한다. 지연수단(140)은 배타논리합소자(103)의 출력신호를 FM 복조된 클럭신호의 하강엣지로 소정의 클럭만큼 지연시킨다.

지연수단(140)의 출력신호의 결과(PADT)는 제 6(f) 도와 같다.

직병렬변환기(140)에서는 후술할 동기신호 보호 및 내삽수단(300)의 출력신호(NSYSG)를 입력으로 받아들여 FM 복조된 클럭신호(FMCK)의 상승엣지에서 1비트씩 쉬프트된 결과를 8비트 패러렐형태로 변환하여 출력한다.

동기신호패턴 확장수단(120)은 직병렬변환기(140)의 출력신호를 원래의 동기신호 구간인 8비트의 길이만큼 확장하여 제 6(e) 도와 같이 출력한다(ADSY).

제 4 도는 제 2 도의 데이타 및 비트클럭재생수단(200)의 상세회로도를 도시한 것이다.

제 4 도에 도시된 회로도의 동작을 제 6 도와 결부시켜 설명하기로 한다.

제 4 도에 있어서, 데이타 및 비트클럭재생수단(200)은 플립플롭(206, 207, 208)과 부입력부출력논리합소자(205)와 반전소자(Inverter, 201, 202, 203)로 구성한다.

상술한 동기신호 검출수단(100)에서 출력한 PADT와 ADSY 신호를 입력으로 받아 PADT신호와 ADSY 신호를 반전한 결과를 부입력부출력논리곱소자(205)에서 논리곱하여 제 6(g) 도와 같이 출력한다(PADTD). 부입력부출력논리합소자(205)의 출력신호는 플림플롭(208)의 입력단(D)에 입력된다.

플립플롭(206)에서는 입력단(D)에서 ADSY 신호의 반전형태가 입력되며 클럭단(CK)에는 FMCK 신호의 반전형태가 입력되어 반전한 ADSY 신호를 반주기만큼 지연시켜 제 6(h) 도와 같이 출력한다(/ADCKRST). 플립플롭(206)의 출력신호는 플립플롭(207)의 리세트단(RS)단에 입력된다.

플립플롭(207)에서는 FMCK 신호를 클럭단(CK)의 입력으로 받고 자신의 반전출력을 입력단으로 받아 토글한다. 그 출력결과가 제 6(i) 도와 같다(ADIPCK).

플립플롭(208)에서는 부입력부출력논리합소자(205)의 출력신호(PADTD)를 입력단(D)에 입력하고 클럭단(CK)에는 플립플롭(207)의 출력신호(ADIPCK)를 입력하여 ADIPCK 클럭의 상승엣지에서 캐치하여 바이페이즈 복조된 원래의 데이타인 ADIPDT신호를 제 6(j) 도와 같이 출력한다.

제 5 도는 제 2 도의 동기신호 보호 및 내삽수단(300)의 상세회로도를 도시한 것이다.

동기신호 보호 및 내삽수단(300)의 카운터 리셋신호 발생부(310)와 카운터(320)와 윈도우시작점 발생부(330)와 윈도우종점 발생부(340)와 내삽펄스신호 발생부(350)와 윈도우 타이밍 발생부(360)와 윈도우 발생부(370)와 동기신호 발생부(380)로 구성한다.

카운터 리셋신호 발생부(310)는 2입력논리곱소자(311)와 3입력논리합소자(312)로 구성한다.

윈도우시작점 발생부(330)는 4입력논리곱소자(331)와 3입력논리곱소자(332)와 2입력논리곱소자(333)으로 구성한다.

윈도우종점 발생부(340)는 4입력논리곱소자(341)와 3입력논리곱소자(342)와 2입력논리곱소자(343)으로 구성한다.

내삽펄스신호 발생부(330)는 4입력논리곱소자(351)와 3입력논리곱소자(352)와 2입력논리곱소자(353)으로 구성한다.

윈도우타이밍 발생부(360)는 2입력논리합소자(361)와 플립플롭(362)으로 구성한다.

윈도우 발생부(370)는 4개의 2입력논리곱소자(372, 373, 377, 378)와 2개의 2입력논리합소자(371, 379)와 플립플롭(374, 375, 376)으로 구성한다.

동기신호 발생부(380)는 2개의 논리합소자(381, 384)와 직병렬변환기(382)과 4입력부논리합소자(383)와 지연수단(385)과 부입력부출력논리합소자(387)와 논리합소자(386)로 구성한다.

다음, 제 5 도에 도시된 회로도의 동작을 제 7 도와 결부시켜 설명하기로 한다.

카운터 리셋신호 발생부(310)에서 윈도우내에 동기신호 검출수단(100)의 동기신호(SYSG)가 발생하거나 내삽펄스신호가 발생하거나 제 7(a') 도의 시스템 리셋신호(XRST)가 반전되어 입려되면 카운터 리셋신호(SCTRST)가 하이레벨이 된다. 즉, 제 7(j') 도와 같이 출력된다.

카운터(320)는 클럭단(CK)에 FM 복조된 클럭신호(FMCK)의 상승엣지에서 업카운팅(Upcounting)되며 카운터 리셋신호(SCTRST)가 하이레벨일때 리셋된다.

윈도우시작점 발생부(330)과 윈도우종점 발생부(340)는 카운터(320)의 출력값에 따라 조합논리(Combination Logic)에 의해 각각 제 7(c') 도와 제 7(d') 도와 같이 출력신호를 발생시킨다.

내삽펄스신호 발생부(350)는 내삽펄스신호(INSY)가 제 7(f') 도와 같이 윈도우 정중앙에 발생하도록 되어 있으며 검출된 동기신호(SYSG)가 윈도우내에서 내삽 동기신호 타이밍보다 빨리 발생할 경우(제 7 도의 ⓒ부분)에는 내삽펄스신호가 발생하지 않는다.

윈도우타이밍 발생부(360)는 윈도우시작점 발생부(330)와 윈도우종점 발생부(340)에서 발생한 각각의 제 7(c') 도의 윈도우시작점신호와 제 7(a') 도의 반전된 시스템 리셋신호(XRST)가 논리합소자(361)에 입력되고 논리합소자(361)의 출력신호는 플립플롭(362)의 로드단(DE)에 입력된다. 제 7(d') 도의 윈도우종점신호는 토글인에이블단(TE)에 입력된다. FM 복조된 클럭신호(FMCK)는 클럭단(CK)에 입력되고 전원(Vcc)은 플립플롭(362)의 입력단(D)에 입력된다.

윈도우시작점신호에 의해 FM 복조된 클럭신호(FMCK)의 상승엣지에서 플립플롭(362)의 출력은 하이레벨이 되며 윈도우종점신호에 의해 클럭신호(FMCK)의 상승엣지에서 토글출력이 된다. 즉, 제 7(e') 도가 윈도우타이밍 발생부(360)의 출력신호의 결과이다.

윈도우 발생부(370)는 윈도우타이밍신호와 윈도우 내에 검출된 동기신호가 소정의 횟수이상 발생하지 않을때에는 윈도우록(Window Lock)을 풀어 윈도우 구간을 확장하는 역할을 한다.

논리곱소자(372, 373)에는 윈도우타이밍신호와 동기신호(SYSG)가 입력되고 논리합소자(371)에는 시스템 리셋신호(xrst)와 논리곱소자(372)의 출력 신호를 입력으로 받아 플립플롭(374, 375, 376)의 로드단(DE)으로 출력한다.

플립플롭(374, 375)의 로드단(DE)에 논리합소자(371)의 출력신호가 하이레벨이 입력됐을때 즉, 윈도우타이밍신호가 하이레벨이고 동기신호(SYSG)가 하이레벨이거나 시스템리셋구간에서 하이레벨이 입력되어 클럭신호(FMCK)가 상승엣지이면 플립플롭(374, 375)의 출력신호는 로우레벨이 된다. 그리고 윈도우타이밍신호가 로우레벨이고 동기신호(SYSG)가 하이레벨일때는 플립플롭(374, 375)는 업카운트한다.

플립플롭(374, 375)의 카운트값이 소정의 값이고 윈도우시작점신호가 하이레벨일때 논리곱소자(378)는 하이레벨이 된다. 그리고 논리곱소자(378)의 출력신호가 플립플롭(376)의 토글인에이블단에 입력되어 클럭신호(FMCK)의 상승엣지에 동기될때 하이레벨출력을 낸다. 즉, 제 7(h') 도가 윈도우 발생부(370)의 출력신호이다.

동기신호 발생부(380)는 동기신호나 내삽펄스신호중 하나를 발생시킨다.

윈도우내에 검출된 동기신호(SYSG)가 발생하면 논리곱소자(381)에 의해 검출된 동기신호가 보호되고 직병렬변환기(382)에서 소정의 클럭만큼 지연시킨다. 지연된 신호는 논리합소자(386)의 한 입력단에 입력되고 부논리합소자(383)에 입력되어 소정의 클럭주기만큼 확장된다. 확장된 신호는 부입력부출력논리합소자(387)의 한입력단에 입력된다.

논리곱소자(384)는 윈도우내의 내삽펄스신호를 보호하여 지연수단(385)의 입력단으로 출력하며 소정의 클럭만큼 지연출력한다. 그리고 시스템 리셋구간(XRST)이나 검출된 동기신호의 확장구간인 부논리합소자(383)의 출력이 로우레벨인 구간동안은 지전수단(385)의 출력은 클리어(clear)된다.

동기신호 발생부(380)에서 윈도우 내에서의 검출된 동기신호(SYSG)의 소정의 클럭만큼 지연된 신호나 내삽펄스가 소정의 클럭만큼 지연된 신호는 논리합소자(386)를 통하여 제 7(i') 도와 같이 새로운 동기신호(NSYSG)가 발생한다.

상술한 바와 같이 본 발명은 바이페이즈 복조장치에 있어서 장기간에 걸쳐 동기신호가 발생하지 않을때 대용의 동기신호를 발생시킨 데이타 및 클럭신호를 복조함으로써 안정된 시스템 제어 및 디스크회전제어를 할 수 있는 효과가 있다.

Claims

기록이 가능한 광기록 기기에 있어서, FM(Frequency Modulation)복조된 데이타와 클럭신호를 입력으로 받아 시스템 제어와 디스크 회전속도등을 제어하기 위한 동기신호 패턴을 검출하기 위한 동기신호 검출수단(100)과; 상기 동기신호 검출수단(100)의 출력 데이타와 동기신호 패턴 및 상기 FM 복조된 클럭을 입력으로 받아 변조되기 이전의 어드레스 인 프리그루브 데이타 및 클럭을 복조하는 데이타 및 비트클럭 재생수단(200)을 포함함을 특징으로 하는 바이페이즈 복조장치.
제 1 항에 있어서, 상기 동기신호 검출수단(100)은 상기 FM 복조된 직렬의 데이타를 병렬로 변환하기 위한 직병렬변환기(130)와; 상기 직병렬변환기(130)의 병렬 데이타로부터 동기신호의 패턴을 검출하기 위한 동기신호 검출수단(110)을 포함을 특징으로 하는 바이페이즈 복조장치.
제 2 항에 있어서, 상기 동기신호패턴 검출수단(110)은 논리곱소자와 논리합소자에 의해 조합논리(Combination Logic)로 구성됨을 특징으로 하는 바이페이즈 복조장치.
기록이 가능한 광기록 기기에 있어서, 동기신호패턴 검출수단(110)을 독출전용 메로리(Read Only Memory, ROM) 구성하여 FM(Frequency Modulation) 복조된 데이타와 클럭신호가 동기신호 패턴으로 입력되면 출력인에이블을 발생시켜 시스템 제어와 디스크 회전속도등을 제어하기 위한 동기신호 패턴을 검출하기 위한 동기신호 검출수단(100)과; 상기 동기신호 검출수단(100)의 출력 데이타와 동기신호 패턴 및 상기 FM 복조된 클럭을 입력으로 받아 변조되기 이전의 어드레스 인 프리그루브 데이타 및 클럭을 복조하는 데이타 및 비트클럭 재생수단(200)을 포함함을 특징으로 하는 바이페이즈 복조장치.
기록이 가능한 광기록 기기에 있어서, FM(Frequency Modulation) 복조된 데이타와 클럭신호를 입력으로 받아 시스템 제어와 디스크 회전속도등을 제어하기 위한 동기신호 패턴을 검출하기 위한 동기신호 검출수단(100)과; 상기 동기신호 검출수단(100)에서 소정구간 내에 동기신호 패턴이 검출되지 않을때 동기신호 내삽을 수행하고 내삽된 대용의 동기신호 패턴을 출력하기 위한 동기신호 보호 및 내삽수단(300)과; 상기 동기신호 검출수단(100)의 출력 데이타와 동기신호 패턴 및 상기 FM 복조된 클럭을 입력으로 받아 변조되기 이전의 어드레스 인 프리그루브 데이타 및 클럭을 복조하는 데이타 및 비트클럭 재생수단(200)을 포함함을 특징으로 하는 바이페이즈 복조장치.
제 5 항에 있어서, 상기 동기신호 검출수단(100)은 상기 FM 복조된 직렬의 데이타를 병렬로 변환하기 위한 제1직병렬변환기(130)와; 상기 직병렬변환기(130)의 병렬 데이타로부터 동기신호의 패턴을 검출하기 위한 동기신호 검출수단(110)와; 상기 직병렬변환기(130)의 출력을 배타논리합하기 위한 배타논리합소자(103)와; 상기 배타논리합소자(103)의 출력을 소정의 클럭만큼 지연시키기 위한 지연수단(140)과; 상기 동기신호 보호 및 내삽수단(300)에서 출력하는 직렬 동기신호를 병렬로 변환하기 위한 제2직병렬변환기(150)와; 상기 제2직병렬변환기(150)의 출력신호로부터 원래의 동기신호 구간인 길이만큼 확장하기 위한 동기신호패턴 확장수단(120)을 포함을 특징으로 하는 바이페이즈 복조장치.
제 5 항에 있어서, 상기 데이타 및 비트클럭 재생수단(200)은 상기 지연수단(140)의 출력값과 상기 제2동기신호패턴 검출수단(120)의 출력값을 반전한 결과를 논리곱처리하기 위한 부입력부출력논리합소자(205)와; 상기 동기신호패턴 확장수단(120)의 출력값을 반전한 결과와 상기 FM 복조된 클럭신호를 입력으로 하여 리셋신호를 발생시키기 위한 제1플립플롭수단(206)과; 상기 FM 복조된 클럭신호와 상기 제1플립플롭수단의 리셋신호를 입력으로 하여 어드레스 인 프리그루브(address in pre-groove) 클럭신호를 출력하는 제2플립플롭1수단(207)과; 상기 부입력부출력논리합소자(205)의 출력값과 상기 제2플립플롭(207)의 클럭신호를 입력으로 하여 어드레스 인 프리그루브(address in pre-groove) 데이타를 출력하는 제3플립플롭수단(208)를 포함함을 특징으로 하는 바이페이즈 복조장치.
제 5 항에 있어서, 상기 동기신호 보호 및 내삽수단(300)은 카운터(320)와; 상기 카운터(320)의 리셋신호를 발생시키기 위한 카운터 리셋신호 발생부(310)와; 윈도우시작점신호를 발생시키기 위한 윈도우시작점 발생부(330)와; 윈도우종점신호를 발생시키기 위한 윈도우종점 발생부(340)와; 내삽펄스신호를 발생시키기 위한 내삽펄스신호 발생부(350)와; 윈도우타이밍신호를 발생시키기 위한 윈도우타이밍신호발생부(360)와; 상기 동기신호 검출수단(100)에서 동기신호가 소정의 기간동안 검출되지 않을 경우 윈도우록(Window Look)을 풀어 윈도우 구간을 확장하는 윈도우 발생부(370)와; 상기 동기신호 검출수단(100)에서 검출된 동기신호 또는 상기 동기신호 검출수단(100)에서 동기신호가 검출되지 않을 경우 상기 내삽펄스신호를 이용하여 새로운 동기신호를 발생시키는 동기신호발생부(38)로 구성됨을 특징으로 하는 바이페이즈 복조장치.
기록이 가능한 광기록 기기에 있어서, FM(Frequency Modulation) 복조된 데이타와 클럭신호를 입력으로 받아 시스템 제어와 디스크 회전속도등을 제어하기 위한 동기신호 패턴을 검출하기 위한 동기신호 검출수단(100)과; 상기 동기신호 검출수단(100)에서 소정구간 내에 동기신호 패턴이 검출되지 않을때, 입력비트클럭(FMCK)을 사용하지 않고 상기 입력비트클럭과 동일한 클럭레이트(Cloock Rate)를 갖는 레퍼런스클럭(Reference Clock)으로 윈도우를 만들어 동기신호 내삽을 수행하고 내삽된 대용의 동기신호 패턴을 출력하기 위한 동기신호 보호 및 내삽수단(300)과; 상기 동기신호 검출수단(100)의 출력 데이타와 동기신호 패턴 및 상기 FM 복조된 클럭을 입력으로 받아 변조되기 이전의 어드레스 인 프리그루브 데이타 및 클럭을 복조하는 데이타 및 비트클럭 재생수단(200)을 포함함을 특징으로 하는 바이페이즈 복조장치.
제 9 항에 있어서, 상기 동기신호 보호 및 내삽수단(300)으 레퍼런스 클럭은 크리스탈 발진클럭수단에 의해 이루어짐을 특징으로 하는 바이페이즈 복조장치.