KR970077739A - 융기된 내부 링을 가지는 전력 트랜지스터 및 그 제조방법 - Google Patents
융기된 내부 링을 가지는 전력 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970077739A KR970077739A KR1019960017540A KR19960017540A KR970077739A KR 970077739 A KR970077739 A KR 970077739A KR 1019960017540 A KR1019960017540 A KR 1019960017540A KR 19960017540 A KR19960017540 A KR 19960017540A KR 970077739 A KR970077739 A KR 970077739A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- power transistor
- conductivity type
- inner ring
- doped
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 12
- 238000000034 method Methods 0.000 claims 4
- 150000004767 nitrides Chemical class 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- -1 boron ions Chemical class 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000010405 reoxidation reaction Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
전력 트랜지스터 및 그 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
항복전압특성이 저감되지 않으면서도 온상태에서 낮은 저항값을 가지는 전력 트랜지스터 및 그 제조방법을 제공함.
3. 발명의 해결방법의 요지
개시된 전력 트랜지스터는 반도체 영역중 드리프트영역의 일부표면과 게이트 산화막의 하부간에서, 드레인영역의 표면을 기준으로 융기적으로 형성된 제2도전형의 내부링 영역을 가짐에 의해, 온 상태에서의 저항값이 작아지도록 한 것을 특징으로 한다.
4. 발명의 중요한 용도
항복전압 및 출력특성이 높은 전력 트랜지스터로서 사용.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예에 따른 전력 트랜지스터의 단면구조도.
Claims (5)
- 반도체 기판의 상부에 제1도전형의 반도체 영역과; 상기 반도체 영역의 표면상에서 하부로 소정위치에 형성된 제2도전형의 제1도핑영역과; 상기 반도체 영역의 표면상에서 하부로 드레인 또는 소오스 영역을 형성하기 위해 상기 제1도핑영역으로부터 상기 반도체영역내의 드리프트영역만큼 이격된 제1 또는 제2도전형의 제2도핑영역과; 상기 제1도핑영역의 표면상에서 하부로 소오스 또는 드레인 영역을 형성하기 위해 상기 제1도핑영역내에서 표면상 채널영역이 남겨지도록 형성된 제1도전형의 제3도핑영역과; 상기 채널영역 및 상기 채널영역에 접한 상기 드리프트영역의 일부상에 위치된 산화막을 통하여 형성된 게이트층을 가지는 전력 트랜지스터에 있어서; 상기 드리프트영역의 일부표면과 상기 산화막의 하부간에서, 상기 제2 및 제3도핑영역의 표면을 기준으로 융기적으로 형성된 제2도전형의 내부링영역을 가짐에 의해, 온 상태에서의 저항값이 작아지도록 한 것을 특징으로 하는 전력 트랜지스터.
- 제1항에 있어서, 상기 제1도전형의 반도체 영역은 상기 반도체 기판의 상부에 매몰 산화막층을 더 가짐을 특징으로 하는 전력 트랜지스터.
- 제1항에 있어서, 상기 내부링 영역은 보론이온의 주입에 의해 제2도전형이 됨을 특징으로 하는 전력 트랜지스터.
- 제1항에 있어서, 상기 내부링 영역의 단면 형태는 대체로 사다리 꼴을 취하고, 상기 게이트 층은 상기 산화막상부의 일부에서 경사진 계단형태를 이룸을 특징으로 하는 전력 트랜지스터.
- 수평형 전력 트랜지스터의 제조방법에 있어서; 반도체 기판의 상부에 제1도전형의 반도체 영역을 형성하는 단계와; 상기 반도체 영역상부에 질화막을 도포한 다음 내부링이 위치할 부분이외의 부분에 도포되어진 질화막만을 제거하고, 실리콘 국부산화공정으로써 융기영역을 만든 후, 나머지의 질화막을 제거하고나서 상기 만들어진 융기영역에 제2도전형의 불순물 이온을 주입하여 후속의 공정에서 만들어질 드레인 또는 소오스 영역의 표면위로 융기된 내부링 영역을 형성하는 단계와; 상기 반도체 영역의 상부에 상기 국부산화공정의 결과로써 존재하는 산화막을 전체적으로 제거한 후, 재산화공정으로써 산화막을 입히고 나서, 수평형 이중확산 모오스 제조공정에 의해 제1,2, 및 3도핑영역과 금속 전극층들을 형성하는 단계를 가짐을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017540A KR100201920B1 (ko) | 1996-05-22 | 1996-05-22 | 융기된 내부링을 가지는 전력트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017540A KR100201920B1 (ko) | 1996-05-22 | 1996-05-22 | 융기된 내부링을 가지는 전력트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970077739A true KR970077739A (ko) | 1997-12-12 |
KR100201920B1 KR100201920B1 (ko) | 1999-06-15 |
Family
ID=19459561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960017540A KR100201920B1 (ko) | 1996-05-22 | 1996-05-22 | 융기된 내부링을 가지는 전력트랜지스터 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100201920B1 (ko) |
-
1996
- 1996-05-22 KR KR1019960017540A patent/KR100201920B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100201920B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100752799B1 (ko) | 횡형 박막 soi 디바이스 및 그 제조 방법 | |
KR960042942A (ko) | 반도체 디바이스 형성 방법 | |
KR970013402A (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
US5432366A (en) | P-I-N MOSFET for ULSI applications | |
US5670396A (en) | Method of forming a DMOS-controlled lateral bipolar transistor | |
KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
JPH03205832A (ja) | 絶縁ゲート形半導体装置とその製造方法 | |
KR970077739A (ko) | 융기된 내부 링을 가지는 전력 트랜지스터 및 그 제조방법 | |
JPH0338839A (ja) | 半導体装置の製造方法 | |
KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
KR950034827A (ko) | 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
JPH036863A (ja) | 半導体装置 | |
KR910001876A (ko) | 반도체 장치 제조방법 | |
KR950034841A (ko) | 반도체 장치 및 그 제조방법 | |
JPS59175161A (ja) | 絶縁ゲ−ト半導体装置とその製造方法 | |
KR960019608A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR980005887A (ko) | 모오스 트랜지스터의 제조방법 | |
KR980005882A (ko) | 모스 트랜지스터 및 그의 제조방법 | |
JPH0342874A (ja) | 半導体装置 | |
KR930003296A (ko) | 드레인 누설전류 방지 misfet 및 그 제조방법 | |
KR0170338B1 (ko) | 반도체 장치의 게이트 패턴 형성방법 | |
KR970024287A (ko) | 실리콘-온- 절연체 모스 전계효과 트랜지스터 및 그의 제조방법(Silicon-On-Insulator MOS transistor and fabricating method thereof) | |
KR970077366A (ko) | 고전압 트랜지스터의 제조방법 | |
KR940003095A (ko) | Mosfet 구조 및 제조방법 | |
KR970063786A (ko) | 폴리실리콘 박막 트랜지스터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130318 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140317 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |