KR970076962A - 전계 방출형 냉 음극 장치 및 그 제조 방법 - Google Patents
전계 방출형 냉 음극 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970076962A KR970076962A KR1019970021306A KR19970021306A KR970076962A KR 970076962 A KR970076962 A KR 970076962A KR 1019970021306 A KR1019970021306 A KR 1019970021306A KR 19970021306 A KR19970021306 A KR 19970021306A KR 970076962 A KR970076962 A KR 970076962A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- nitride film
- oxide film
- forming
- insulator
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract 46
- 239000010703 silicon Substances 0.000 claims abstract 46
- 239000012212 insulator Substances 0.000 claims abstract 43
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 78
- 238000005530 etching Methods 0.000 claims 20
- 239000004065 semiconductor Substances 0.000 claims 18
- 230000001590 oxidative effect Effects 0.000 claims 8
- 238000005468 ion implantation Methods 0.000 claims 5
- 239000007769 metal material Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Abstract
전계 방출형 냉 음극 장치는 n형 실리콘 기판(1), n형 실리콘 기판(1)위에 형성되는 다수의 뾰족한 에미터 원뿔(2), 에미터원뿔(2) 바로 아래 각 하부 영역 주위의 n형 실리콘 기판(1) 위에 형성되는 매입 절연층(3)을 포함하여 구성된다. 절연층(4)은 n형 실리콘 기판(1) 위에 형성되며, 각각의 에미터 원뿔(2)을 둘러싸기 위한 다수의 절연체 홀을 갖는다. 게이트 전극(5)은 절연층(4) 위에 형성되며, 에미터 원뿔(2)로부터 전자를 추출하기 위한 다수의 게이트 홀을 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 전계 방출형 냉 음극 장치의 개념을 설명하기 위한 단면도, 제5도는 본 발명의 제1실시에 따른 전계 방출형 냉 음극 장치의 단면도, 제6A∼6L도는 제5도에 도시된 전계 방출형 냉 음극 장치의 제조 공정을 설명하기 위한 도면, 제7도는 본 발명의 제2실시예에 따른 전계 방출형 냉 음극 장치의 단면도, 제8A∼8L도는 제7도에 도시된 전계 방출형 냉 음극 장치의 제조 공정을 설명하기 위한 도면, 제9도는 본 발명의 제3실시예에 따른 전계 방출형 냉 음극 장치의 단면도, 제10A∼10J도는 제9도에 도시된 전계 방출형 냉 음극 장치의 제조 공정을 도시한 단면도, 제11도는 본 발명의 제4실시예에 따른 전계 방출형 냉 음극 장치의 단면도, 제12A∼12L도는 제11도에 도시된 전계 방출형 냉 음극 장치의 제조 공정을 도시한 도면, 제13도는 제1과 제4실시예를 결합한 전계 방출형 냉 음극 장치의 변형 구조를 도시한 단면도, 제14도는 본 발명의 제5실시예에 따른 전계 방출형 냉음극 장치의 단면도, 제15도는 제1실시예와 제5실시예를 결합한 전계 방출형 냉 음극 장치의 변형 구조를 도시한 단면도, 제16도는 제2실시예와 제5실시예를 결합한 전계 방출형 냉 음극 장치의 변형 구조를 도시한 단면도, 제17도는 제3실시예와 제5실시예를 결합한 전계 방출형 냉 음극 장치 또 다른변형 구조를 도시한 단면도, 제18도는 본 발명의 제6실시예에 따른 전계 방출형 냉 음극 장치의 단면도, 제19도는 매입 절연층에 의해 에미터 원뿔을 둘러싸고 있는 형태를 설명하기 위한 도면, 제20도는 매입 절연층에 의해 둘러싸인 에미터 원뿔을 둘러싸고 있는 다른 형태를 설명하기 위한 도면.
Claims (28)
- 반도체 기판, 에미터 어레이를 형성하기 위해 소정의 간격으로 상기 반도체 기판 위에 형성되는 다수의 뾰족한 에미터 원뿔, 상기 반도체 기판 위에 형성되며 상기 에미터 원뿔로부터 방출되는 전자를 추출하기 위해 다수의 게이트 홀을 지니는 게이트 전극을 포함하여 구성되는 전계 방출형 냉 음극 장치에 있어서; 상기 반도체 기판은 각각의 상기 에미터원뿔 바로 아래 하부 영역을 각각 둘러싸는 다수의 홈을 지니고; 상기 각각의 홈은 상기 각각의 하부영역을 둘러싸는 매입 절연층을 형성하기 위해 절연체로 채워지는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 홈에 의해 상기 다수의 도전층 부분으로 분리되도록 상기 반도체 기판위에 형성되는 도전층을 더 포함하고, 각각의 상기 에미터 원뿔은 각 도전층 부분에 형성되어 있는 것을 특징으로 하는 전계 방출형 냉 음극장치.
- 제2항에 있어서, 각각의 상기 도전층 부분은 그 위에 형성되는 에미터 원뿔에 각각 대응되는 바닥보다 그 면적이 큰 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항 내지 제3항 중의 어느 한 항에 있어서, 상기 반도체 기판은 n형 실리콘 기판을 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 반도체 기판은 n형 실리콘 기판이며, 상기 전계 방출형 냉음극 장치는 n+영역이 상기 홈에 의해 둘러싸이도록 상기 기판 표면 근처에서 상기 n형 실리콘 기판내에 형성되는 다수의 n+형 영역을 더 포함하여 구성되고, 상기 n+영역은 상기 n형 실리콘 기판 보다 높은 불순물 농도를 갖고, 각각의 상기 에미터 원뿔은 각각의 상기 n+영역 위에 형성되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 반도체 기판은 상기 홈 아래에 각각 형성되는 다수의 p형 영역을 더 포함하는 것을 특징으로 하는 전계방출형 냉음극장치.
- 제1항에 있어서, 상기 각각의 홈은 기생 캐패시턴스와 애벌랜치 항복 전계로부터의 방전시의 초기 전압에 의해 결정되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 절연체는 붕소와 인이 혼합된 실리카 글래스 막을 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 절연체는 폴리실리콘 막을 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 절연체는 필드 산화막을 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 반도체 기판 위에 형성되는 산화막과 상기 산화막 위에 형성되는 질화막을 포함하여 구성되며, 상기 게이트 전극은 상기 산화막과 질화막을 통과하여 상기 반도체 기판위에 형성되고, 상기 산화막과 상기 질화막은 에미터 원뿔을 둘러싸도록 산화막 홀과 질화막 홀을 지니며, 상기 산화막과 질화막의 각각의 홀은 그 면적이 상기 각 게이트 홀보다 크게 되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제11항에 있어서, 상기 산화막과 상기 질화막은 각각 SiO2와 Si3N4을 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 게이트 전극은 W, Mo, WSi2를 포함하는 그룹에서 선택된 금속 재료로 형성되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 에미터 원뿔은 Mo, Tic, ZrC, Ni, TiN 및 ZrN를 포함하는 그룹에서 선택된 금속재료로 형성되는 것을 특징으로 하는 전계 방출형 냉음극 장치.
- 제1항에 있어서, 상기 도전층은 W, Mo 및 WiSi2를 포함하는 그룹에서 선택된 금속재료로 형성되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제1항에 있어서, 상기 도전층은 고 농도로 도핑된 폴리실리콘으로 형성되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 반도체 기판, 에미터 어레이를 형성하기 위해 소정의 간격으로 상기 반도체 기판위에 형성되는 다수의 뾰족한 에미터 원뿔, 및 상기 반도체 기판위에 형성되고 상기 에미터 원뿔로부터 방출되는 전자를 추출하기 위해 다수의 게이트 홀을 지니는 게이트 전극을 포함하여 구성되는 전계 방출형 냉 음극 장치에 있어서; 상기 에미터 원뿔은 각각 소정의 수의 상기 에미터 원뿔을 포함하는 다수의 에미터 원뿔 그룹으로 나누어지고; 상기 반도체 기판은 각각의 에미터 원뿔의 바로 아래 하부 영역을 각각 둘러싸는 다수의 홈을 지니고; 상기 홈은 상기 하부영역 각각을 둘러싸는 매입 절연층을 형성하기 위해 절연체로 채워지는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 제16항에 있어서, 상기 각각의 에미터 원뿔 그룹은 상기 반도체 기판의 소정의 면적에 배열되며, 상기 소정의 면적은 상기 반도체 기판의 비저항과 요구되는 저항값에 의해 결정되는 것을 특징으로 하는 전계 방출형 냉 음극 장치.
- 전계 방출형 냉 음극 장치의 제조방법에 있어서; n형 실리콘 기판위에 산화막과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 산화막과 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 각각의 상기 홈의 내부 표면을 산화시키는 제4단계; 각각의 상기 홈을 절연체로 채우는 제5단계; 상기 산화막과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제6단계; 상기 평면의 전면에 제2질화막을 형성하는 제7단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제8단계; 상기 제1영역에 의해 각각 둘러싸여 있는 제3영역 내의 상기 산화막과 상기 제2질화막에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극의 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트 홀은 상기 산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제9단계; 및 상기 제3영역에 각각 대응되는 제5영역 내의 상기 실리콘 기판 위에 적어도 하나의 에미터 원뿔을 형성하는 제10단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조방법.
- 전계 방출형 냉음극 장치의 제조방법에 있어서: n형 실리콘 기판위에 산화막과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 산화막과 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 홈 아래에 다수의 p형 영역을 형성하기 위하여 상기 홈의 바닥에서 상기 실리콘 기판 안으로 수직으로 이온 주입을 수행하는 제4단계; 각각의 상기 홈의 내부 표면을 산화시키는 제5단계; 각각의 상기 홈을 절연체로 채우는 제6단계; 상기 산화막과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제7단계; 상기 평면의 전면에 제2질화막을 형성하는 제8단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제9단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역 내의 상기 산화막과 상기 제2질화막 안에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극 내에 다수의 게이트홀을 형성하며, 각각의 상기 절연체와 게이트 홀이 상기 산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제10단계; 및 상기 제3영역에 각각 대응되는 제4영역 내의 상기 실리콘 기판 위에 적어도 하나의에미터 원뿔을 형성하는 제11단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서: n형 실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 제1산화막과 상기 제2질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 각각의 홈의 내부 표면을 산화시키는 제4단계; 상기 각각의 홈을 절연체로 채우는 제5단계; 상기 제1산화막과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제6단계; 상기 평면의 전면에 제2산화막과 제2질화막을 차례로 형성하는 제7단계; 상기 제2질화막 위에 게이트전극을 형성하는 제8단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역내의 상기 제1산화막, 상기 제2산화막 및 상기 제2질화막 내의 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극 내에 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트 홀이 상기 제1과 상기 제2산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제9단계; 및 상기 제3영역에 각각 대응되는 제5영역내의 상기 실리콘 기판 위에 적어도 하나의 에미터 원뿔을 형성하는 제10단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계방출형 냉음극 장치의 제조방법에 있어서: n형 실리콘 기판위에 제1산화막과 제1질화막을 차례로형성하는 제1단계; 제1영역 내의 상기 제1산화막과 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 홈 아래에 다수의 p형 영역을 형성하기 위해 상기 홈의 바닥에서 상기 실리콘 기판 안으로 수직으로 이온 주입을 수행하는 제4단계; 각각의 상기 홈의 내부 표면을 산화시키는 제5단계; 각각의 상기 홈을 절연체로 채우는 제6단계; 상기 제1산화막과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제7단계; 상기 평면의 전면에 제2산화막과 제2질화막을 차례로 형성하는 제8단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제9단계; 제1영역에 의해 각각 둘러싸인 제3영역 내의 상기 제1산화막, 상기 제2산화막, 및 상기 제2질화막의 다수의 절연체 홀을 형성하고, 제3영역에 대흥되는 제4영역 내의 상기 게이트 전극 내의 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트 홀이 상기 제1과 상기 제2산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제10단계; 및 상기 제3영역에 각각 대응되는 제5영역 내의 상기 실리콘 기판 위에 적어도 하나의 에미터 원뿔을 형성하는 제11단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서: n형 실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 제1산화막과 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 제1질화막을 마스크로 이용하여 상기 홈 주위의 상기 실리콘 기판 내에 필드 산화막을 성장시키는 제4단계; 상기 제1질화막을 제거하고, 상기 제1산화막 위에 제2산화막을 형성하고, 상기 제2산화막 위에 제2질화막을 형성하는 제5단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제6단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역 내의 상기 제1산화막, 상기 제2산화막, 및 제2질화막 내에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극 내에 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트 홀이 상기 제1과 상기 제2산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제7단계; 및 상기 제3영역에 각각 대응되는 제4영역 내의 상기 실리콘 기판 위에 적어도 하나의 에미터 원뿔을 형성하는 제8단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서 : n형 실리콘 기판 위에 제1산화막과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 제1산화막과 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 홈 아래에 다수의 p형 영역을 형성하기 위해 상기 홈 바닥의 상기 실리콘 기판안으로 수직으로 이온 주입을 수행하는 제4단계; 상기 제1질화막을 마스크로 이용하여 상기 홈 주위의 상기 실리콘 기판 내에 필드 산화막을 성장시키는 제5단계; 상기 제1질화막을 제거하고, 상기 제1산화막 위에 상기 제2산화막을 형성하고, 그리고 상기 제2산화막 위에 제2질화막을 형성하는 제6단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제7단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역 내의 상기 제1산화막, 상기 제2산화막, 및 상기 제2질화막 내에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극 내에 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트 홀은 상기 제1과 상기 제2산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제8단계; 및 상기 제3영역에 각각 대응되는 제4영역내의 상기 실리콘 기판 위에 적어도 하나의 에미터 원뿔을 형성하는 제9단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서: n형 실리콘 기판 위에 도전층과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내에 상기 도전층과 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 각각의 상기 홈의 내부 표면을 산화시키는 제4단계; 각각의 상기 홈을 절연체로 채우는 제5단계; 상기 도전층과 상기 절연체를 포함하는 평면이 노출되도록 상기 제1질화막을 제거하는 제6단계; 상기 평면의 전면에 산화막과 제2질화막을 차례로 형성하는 제7단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제8단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역내의 상기 산화막과 상기 제2질화막 내에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극 내의 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트홀이 상기 산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제9단계; 및 상기 제3영역에 각각 대응되는 제5영역내의 상기 실리콘 기판 위에 형성되는 상기 도전층 위에 적어도 하나의 에미터 원뿔을 형성하는 제10단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서: n형 실리콘 기판 위에 도전층과 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 도전층과 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 홈 아래에 다수의 p형 영역을 형성하기 위해 상기 홈의 바닥의 상기 실리콘 기판 내에 수직으로 이온 주입을 수행하는 제4단계; 각각의 상기 홈의 내부 표면을 산화시키는 제5단계; 각각의 상기 홈을 절연체로 채우는 제6단계; 상기 도전층과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제7단계; 상기 평면의 전면에 산화막과 제2질화막을 차례로 형성하는 제8단계; 상기 제2질화막위에 게이트 전극을 형성하는 제9단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역 내의 상기 산화막과 상기 제2질화막내에 다수의 절연체 홀을 형성하고 제3영역에 대응되는 제4영역 내의 상기 게이트 전극내에 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 상기 게이트 홀이 상기 산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제10단계; 및 상기 제3영역에 각각 대응되는 제5영역 내의 상기 실리콘 기판 위에 형성되는 상기 도전층 위에 적어도 하나의 에미터 원뿔을 형성하는 제11단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서: n형 실리콘 기판위에 도전층, 산화막, 및 제1질화막을 차례로 형성하는 제1단계; 제1영역 내의 상기 도전층, 상기 산화막, 및 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 각각의 상기 홈의 내부 표면을 산화시키는 제4단계; 각각의 상기 홈 안을 절연체로 채우는 제5단계; 상기 산화막과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제6단계; 상기 평면의 전면 위에 상기 제2질화막을 형성하는 제7단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제8단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역 내의 상기 산화막과 상기 제2질화막 내에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 상기 게이트 전극 내에 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 게이트 홀이 상기 산화막, 상기 제2질화막, 및 상기 게이트 전극을 지나 연속되는 제9단계; 및 상기 제3영역에 각각 대응되는 제5영역 내의 상기 실리콘 기판 위에 형성되는 상기 도전층 위에 적어도 하나의 에미터 원뿔을 형성하는 제10단계를 포함하는 것을 특징으로 하는 전계 방출형 냉 음극 장치의 제조 방법.
- 전계 방출형 냉 음극 장치의 제조 방법에 있어서: 도전층, 산화막, 및 제1질화막을 n형 실리콘 기판위에 차례로 형성하는 제1단계; 제1영역 내의 상기 도전층, 상기 산화막, 및 상기 제1질화막을 부분적으로 에칭하는 제2단계; 소정의 깊이를 지니는 다수의 홈을 형성하기 위해 상기 제1영역에 대응되는 제2영역 내의 상기 실리콘 기판을 부분적으로 에칭하는 제3단계; 상기 홈 아래의 다수의 p형 영역을 형성하기 위해 상기 홈의 바닥 부분의 상기 실리콘 기판내에 수직으로 이온 주입을 수행하는 제4단계; 각각의 상기 홈의 내부표면을 산화시키는 제5단계; 각각의 상기 홈을 절연체로 채우는 제6단계; 상기 산화막과 상기 절연체를 포함하는 평면을 노출시키기 위해 상기 제1질화막을 제거하는 제7단계; 상기 평면의 전면 위에 제2질화막을 형성하는 제8단계; 상기 제2질화막 위에 게이트 전극을 형성하는 제9단계; 상기 제1영역에 의해 각각 둘러싸인 제3영역내의 상기 산화막과 상기 제2질화막 내에 다수의 절연체 홀을 형성하고 상기 제3영역에 대응되는 제4영역 내의 게이트 전극 내에 다수의 게이트 홀을 형성하며, 각각의 상기 절연체와 게이트 홀이 상기 산화막, 상기 제2질화막, 및 상기 게이트 전극에 연속되는 제10단계; 및 상기 제3영역에 각각 대응되는 제4영역 내의 상기 실리콘 기판 위에 형성되는 상기 도전층 위에 적어도 하나의 에미터 원뿔을 형성하는 제11단계를 포함하는 전계 방출형 냉 음극 장치의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-133959 | 1996-05-28 | ||
| JP13395996 | 1996-05-28 | ||
| JP96-336601 | 1996-12-17 | ||
| JP33660196A JP2985942B2 (ja) | 1996-05-28 | 1996-12-17 | 電界放出型冷陰極装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076962A true KR970076962A (ko) | 1997-12-12 |
| KR100247574B1 KR100247574B1 (ko) | 2000-03-15 |
Family
ID=26468175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970021306A KR100247574B1 (ko) | 1996-05-28 | 1997-05-28 | 전계 방출형 냉 음극 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5965972A (ko) |
| JP (1) | JP2985942B2 (ko) |
| KR (1) | KR100247574B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3764906B2 (ja) * | 1997-03-11 | 2006-04-12 | 独立行政法人産業技術総合研究所 | 電界放射型カソード |
| JP3353818B2 (ja) | 1998-03-26 | 2002-12-03 | 日本電気株式会社 | 電界放出型冷陰極装置 |
| US6307309B1 (en) | 1998-08-18 | 2001-10-23 | Nec Corporation | Field emission cold cathode device and manufacturing method thereof |
| JP2000215787A (ja) | 1999-01-21 | 2000-08-04 | Nec Corp | 電界放出型冷陰極素子、その製造方法及び画像表示装置 |
| US6344378B1 (en) * | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
| KR100441751B1 (ko) * | 2001-12-28 | 2004-07-27 | 한국전자통신연구원 | 전계 방출 소자의 제조 방법 |
| KR20050096532A (ko) * | 2004-03-31 | 2005-10-06 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 이를 이용한 전자방출 표시장치 |
| US7305019B2 (en) * | 2005-01-05 | 2007-12-04 | Intel Corporation | Excimer laser with electron emitters |
| KR20060095331A (ko) * | 2005-02-28 | 2006-08-31 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3017997B2 (ja) * | 1990-09-28 | 2000-03-13 | 新日本無線株式会社 | 電界放出陰極 |
| JP3195170B2 (ja) * | 1994-09-16 | 2001-08-06 | アルプス電気株式会社 | 電界放射陰極装置 |
| JPH08106846A (ja) * | 1994-10-04 | 1996-04-23 | Fuji Electric Co Ltd | 電界放出型電子放出素子およびその製造方法 |
| US5656887A (en) * | 1995-08-10 | 1997-08-12 | Micron Display Technology, Inc. | High efficiency field emission display |
-
1996
- 1996-12-17 JP JP33660196A patent/JP2985942B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-28 KR KR1019970021306A patent/KR100247574B1/ko not_active IP Right Cessation
- 1997-05-28 US US08/864,372 patent/US5965972A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5965972A (en) | 1999-10-12 |
| KR100247574B1 (ko) | 2000-03-15 |
| JP2985942B2 (ja) | 1999-12-06 |
| JPH1050201A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100346617B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2643095B2 (ja) | Ｍｏｓｆｅｔ素子 | |
| KR940702647A (ko) | 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same) | |
| JPH0336311B2 (ko) | ||
| US5895766A (en) | Method of forming a field effect transistor | |
| KR100270470B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR970076962A (ko) | 전계 방출형 냉 음극 장치 및 그 제조 방법 | |
| KR890007433A (ko) | 바이폴라 트랜지스터를 갖는 반도체 장치와 그의 제조방법 | |
| US5089870A (en) | Soi mos transistor with a substrate-source connection | |
| JP2001319936A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH08227899A (ja) | バイポーラトランジスタおよびその製造方法 | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| KR100249786B1 (ko) | 트렌치 구조 드레인을 갖는 고압소자 | |
| KR870007572A (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| US5065210A (en) | Lateral transistor structure for bipolar semiconductor integrated circuits | |
| KR100486191B1 (ko) | 집적 ｃｍｏｓ-회로 및 상기 회로의 제조 방법 | |
| JPH0621365A (ja) | 半導体集積回路装置及びその製造方法 | |
| WO2022205731A1 (zh) | 半导体结构和半导体结构的形成方法 | |
| KR20010094722A (ko) | 고전압 소자 및 그 제조방법 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| US20030113980A1 (en) | Method for manufacturing and structure of semiconductor assembly with a shallow trench device region | |
| KR0164521B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH06168953A (ja) | バイポーラトランジスタ | |
| KR100253353B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |