KR970076894A - 메모리 시스템 내의 메모리 어레이를 리넘버링하는 방법 및 장치 - Google Patents
메모리 시스템 내의 메모리 어레이를 리넘버링하는 방법 및 장치 Download PDFInfo
- Publication number
- KR970076894A KR970076894A KR1019970021284A KR19970021284A KR970076894A KR 970076894 A KR970076894 A KR 970076894A KR 1019970021284 A KR1019970021284 A KR 1019970021284A KR 19970021284 A KR19970021284 A KR 19970021284A KR 970076894 A KR970076894 A KR 970076894A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- array
- address
- arrays
- defective
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
N개의 메모리 어레이로부터 형성된 목표 메모리 용량을 갖는 메모리 시스템에 사용될 수도 있는 메모리 어레이를 리넘버링하는 방법 및 장치에 관한 것이다. 메모리 시스템의 파우어업 시에, N메모리 어레이의 부분(M)이 결함이 있는 것으로 판명되는 경우, 메모리 어레이는 목표 메모리 용량보다 작은 메모리 용량을 갖는 논리적으로 연속하는 메모리 시스템을 제공하기 위해 0으로부터 (N-M)으로 리넘버링된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 리넘버링을 허용하는 일반화된 멀티-어레이 메모리 구성을 도시한 블럭 다이어그램.
Claims (9)
- 목표 메모리 용량을 가지며, 복수개(N)의 메모리 어레이를 기존 메모리 시스템내의 메모리 어레이를 리넘버링하는 방법에 있어서, 상기 방법은, 결함을 갖는 상기 N개의 메모리 어레이의부분(M)을 판명하는 단계와, 상기 목표 메모리 용량보다 작게 보정된 메모리 용량을 갖는 논리적으로 연속하는 메모리 시스템을 제공하기 위해 0으로부터 (N-M)으로 상기 메모리 어레이를 리넘버링하는 단계를 포함하는 것을 특징으로 하는 메모리 어레이를 리넘버링하는 방법.
- 제1항에 있어서, 상기 메모리 어레이를 리넘버링하는 단계는 각 메모리 어레이에 관련된 어드레스 래치내에서 메모리 어레이 어드레스를 래칭하는 단계를 추가로 포함하는 방법.
- 제1항에 있어서, 상기 방법은 상기 결함을 갖는 메모리 어레이의 상기 부분(M)을 분리시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 분리시키는 단계는 결함을 갖는 메모리 어레이의 상기 부분(M)을 디스에이블하기 위해 퓨즈를 블로잉(blowing)하는 단계로 구성되며, 상기 퓨즈를 블로잉하는 단계는 또한 상기 결함을 갖는 어레이와 관련된 리프트 레지스터 비트를 바이패스하는 것임을 특징으로 하는 방법.
- 메모리 시스템에서 메모리 어레이를 리넘버링하는 방법에 있어서, 상기 방법은, 어드레스 래치에 연결된 복수개(N)의 상기 메모리 어레이를 제공하는 단계와, 결함을 갖는 N개의 메모리 어레이의 부분(M)을 디스에이블하는 단계와, 상기 결함을 갖는 메모리 어레이의 부분(M) 중 하나와 관련된 복수개(N)의 시프트 레지스터를 바이패스하는 단계와, 비결함성 메모리 어레이가 특정 어레이 어드레스에 의해 판명되도록 각각의 상기 어드레스 래치내에 어레이 어드레스를 저장하는 단계를 포함하는 것을 특징으로 하는 메모리 어레이를 리넘버링하는 방법.
- 제5항에 있어서, 상기 메모리 시스템은 비디오 메모리 시스템인 것을 특징으로 하는 방법.
- 어레이 어드레스 래치에 연결된 복수개(N)의 메모리 어레이와, 상기 복수개(M)의 메모리 어레이가 결함이 있는 경우, 상기 복수개(M)의 메모리 어레이를 디스에이블하는 수단과, 상기 메모리 어드레스 래치내에 저장된 연속하는 (N-M)개의 어레이 어드레스를 발생시키기 위해 상기 어레이 어드레스 래치에 연결된 어드레스 발생수단을 포함하는 것을 특징으로 하는 목표 메모리 용량을 갖는 메모리 장치.
- 제7항에 있어서, 상기 어드레스 발생 수단은, 상기 연속하는 어레이 어드레스를 래치하기 위한 상기 어레이 어드레스 래치를 인에이블시키는 래치 신호를 발생시키기 위해 연결된 복수의 쉬프트 레지스터를 추가로 포함하는 것을 특징으로 하는 메모리 장치.
- N개의 메모리 어레이를 갖는 목표 메모리 용량으로 작동가능하며, N개의 메모리 어레이보다 작은 감소된 메모리 용량으로 작동가능한 비디오 메모리 시스템에 있어서, 상기 시스템은, 어드레스 래치내에 저장된 어드레스를 갖는 어레이 디코더에 나타난 어드레스 라인에 의해 어드레스되는 메모리 어레이를 포함하는 N개의 어레이 구조물과, 상기 비디오 메모리 시스템의 파우어업 싸이클시에, 상기 N개의 어레이 구조물 각각에 대해 어드레스를 연속적으로 발생시키기 위해 상기 N 어레이 구조물의 어드레스 래치 각각에 연결된 어드레스 발생수단을 포함하는 것을 특징으로 하는 비디오 메모리 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/656,164 | 1996-05-31 | ||
| US08/656,164 | 1996-05-31 | ||
| US08/656,164 US5859961A (en) | 1996-05-31 | 1996-05-31 | Renumbered array architecture for multi-array memories |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076894A true KR970076894A (ko) | 1997-12-12 |
| KR100272398B1 KR100272398B1 (ko) | 2000-11-15 |
Family
ID=24631918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970021284A KR100272398B1 (ko) | 1996-05-31 | 1997-05-28 | 메모리 시스템 내의 메모리 어레이를 리넘버링하는 방법 및 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5859961A (ko) |
| EP (1) | EP0828216A1 (ko) |
| JP (1) | JPH1055318A (ko) |
| KR (1) | KR100272398B1 (ko) |
| CN (1) | CN1093662C (ko) |
| TW (1) | TW340218B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219467B1 (en) * | 1997-07-15 | 2001-04-17 | Fuji Photo Film Co. Ltd. | Image processing device |
| JP4602646B2 (ja) * | 2003-06-20 | 2010-12-22 | 名古屋電機工業株式会社 | 情報表示装置 |
| US7285028B1 (en) * | 2006-05-16 | 2007-10-23 | Cheng Uei Precision Industry Co., Ltd. | Plug connector |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2217769B1 (ko) * | 1973-02-09 | 1984-03-09 | Cii Honeywell Bull | |
| US4453248A (en) * | 1982-06-16 | 1984-06-05 | International Business Machines Corporation | Fault alignment exclusion method to prevent realignment of previously paired memory defects |
| JPH0696598A (ja) * | 1992-07-10 | 1994-04-08 | Texas Instr Japan Ltd | 半導体メモリ装置及び欠陥メモリセル救済回路 |
| WO1994003901A1 (en) * | 1992-08-10 | 1994-02-17 | Monolithic System Technology, Inc. | Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration |
-
1996
- 1996-05-31 US US08/656,164 patent/US5859961A/en not_active Expired - Lifetime
-
1997
- 1997-05-17 TW TW086106770A patent/TW340218B/zh not_active IP Right Cessation
- 1997-05-22 EP EP97108267A patent/EP0828216A1/en not_active Withdrawn
- 1997-05-28 KR KR1019970021284A patent/KR100272398B1/ko not_active IP Right Cessation
- 1997-05-29 CN CN97112165A patent/CN1093662C/zh not_active Expired - Lifetime
- 1997-06-02 JP JP9143749A patent/JPH1055318A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100272398B1 (ko) | 2000-11-15 |
| JPH1055318A (ja) | 1998-02-24 |
| TW340218B (en) | 1998-09-11 |
| US5859961A (en) | 1999-01-12 |
| CN1093662C (zh) | 2002-10-30 |
| CN1170161A (zh) | 1998-01-14 |
| EP0828216A1 (en) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0567707A1 (en) | Implementation of column redundancy in a cache memory architecture | |
| KR970013336A (ko) | 반도체기억장치 | |
| KR940012406A (ko) | 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치 | |
| US4523313A (en) | Partial defective chip memory support system | |
| KR970076893A (ko) | 비휘발성 집적회로용 리던던시 방법 및 장치 | |
| KR970029893A (ko) | 반도체 기억장치 | |
| JP3269117B2 (ja) | 半導体メモリ用試験パターン発生器 | |
| KR960012032A (ko) | 반도체 기억장치 | |
| KR970071281A (ko) | 인터리브 캐시메모리 및 그 운영방법과 데이터 처리 시스템 | |
| TW340219B (en) | Semiconductor memory device having redundant memory cell array | |
| KR970076894A (ko) | 메모리 시스템 내의 메모리 어레이를 리넘버링하는 방법 및 장치 | |
| US6072735A (en) | Built-in redundancy architecture for computer memories | |
| US20020124203A1 (en) | Method for utilizing DRAM memory | |
| KR910020720A (ko) | 랜덤 액세스 메모리내의 행 캐쉬용장치 | |
| US6978405B1 (en) | Memory device with comparison units to check functionality of addressed memory cells | |
| JPS62250599A (ja) | 半導体メモリ装置 | |
| KR950020173A (ko) | 저전력 동작 모드를 갖춘 메모리를 가진 데이타 처리 시스템 및 그 방법 | |
| KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
| KR970012777A (ko) | 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 | |
| JP3660804B2 (ja) | 半導体メモリのための冗長回路 | |
| KR960035642A (ko) | 어드레싱가능한 개별 유니트로 통합된 메모리셀을 가진 반도체 메모리 및 그 동작방법 | |
| KR960015902A (ko) | 반도체 기억소자를 리페어하기 위한 장치 | |
| KR0172527B1 (ko) | 플래쉬 메모리 장치 | |
| KR0172748B1 (ko) | 플래쉬 메모리 장치 | |
| KR100624286B1 (ko) | 플래시 메모리의 리페어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120816 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130805 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 17 |
|
| EXPY | Expiration of term |