KR970072646A - 전계효과 트랜지스터 및 불휘발성 기억장치 - Google Patents

전계효과 트랜지스터 및 불휘발성 기억장치 Download PDF

Info

Publication number
KR970072646A
KR970072646A KR1019970016486A KR19970016486A KR970072646A KR 970072646 A KR970072646 A KR 970072646A KR 1019970016486 A KR1019970016486 A KR 1019970016486A KR 19970016486 A KR19970016486 A KR 19970016486A KR 970072646 A KR970072646 A KR 970072646A
Authority
KR
South Korea
Prior art keywords
semiconductor
floating gate
semiconductor regions
electric field
biased
Prior art date
Application number
KR1019970016486A
Other languages
English (en)
Other versions
KR100255893B1 (ko
Inventor
마사루 츄끼지
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970072646A publication Critical patent/KR970072646A/ko
Application granted granted Critical
Publication of KR100255893B1 publication Critical patent/KR100255893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5612—Multilevel memory cell with more than one floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

불휘발성 기억장치의 각각의 기억장치셀을 위해, 제1 및 제2반도체 영역이 소스와 드레인으로서 소용이 되게 기판에 제공되고 그 사이에는 채널 영역이 형성된, 상기 채널 영역의 다른 범위상에는 제1 및 제2부유 게이트가 제공되고, 제어 게이트가 형성된다. 같은 전도성 타입의 제3 및 제4반도체 영역이 기판의 것으로서 제1 및 제2부유 게이트의 하부에 개별적으로 위치되고 드레인 및 소스 영역에 개별적으로 인접한다. 제3 및 제4반도체 영역의 불순물 농도는 기판의 것보다 높다. 높은 전기장은 제1 및 제2반도체 영역이 열전자를 제1부유 게이트로 트랩핑하기 위한 제1전위차에서 바이어스될 때 제3반도체 영역에 의해 만들어지고, 높은 전기장은 제1 및 제2반도체 영역이 열전자를 제2부유 게이트로 트랩핑하기 위한 제1전위차와 센스에서 상반되는 제2전위차에서 바이어스될 때 제4반도체 영역에 의해 만들어 진다.

Description

전계효과 트랜지스터 및 불휘발성 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 각각 제1도의 선 2, 3, 4 및 5에 따른 단면도.

Claims (17)

  1. 제1전도성 타입의 반도체 기판과; 상기 제1전도성 타입과 상반되는 제2전도성 타입을 가지며 그 사이에 채널 영역을 설치할 수 있도록 배열된 제1 및 제2반도체 영역(1,2)과, 상기 채널 영역과 별개의 범위상의 제1 및 제2부유 게이트(3A, 3B; 3A', 3B'; 3A, 3B)와; 상기 제1 및 제2부유 게이트상의 제어 게이트(4)와; 채널 영역과 제1 및 제2부유 게이트 사이에 배치되는 제1절연층(14) 및 상기 제1 및 제2부유 게이트와 상기 제어 게이트 사이에 배치되는 제2절연층(15); 및 상기 제1 및 제2반도체 영역(1,2)이 제1전위차에서 바이어스될 때 상기 제1부유 게이트에 인접한 제1전기장을 만들고, 제1 및 제2반도체 영역(1,2)이 제1전위차와 반대의 제2전위차에서 바이어스될 때 상기 제2부유 게이트에 인접한 제2전기장을 만들기 위하여 상기 제1 및 제2부유 게이트의 하부에 개별적으로 위치되는 제3 및 제4반도체 영역(5B, 5A; 5B', 5A'; 5B, 5A)를 포함하는 것을 특징으로 하는 전계효과 트랜지스터.
  2. 제1항에 있어서, 상기 제3반도체 영역 (5A, 5A' 및 5A)는 제1전도성 타입이며 상기 제2반도체 영역(2)에 인접한 상기 채널 영역에 위치되고, 상기 제4반도체 영역(5B, 5B' 및 5B)은 제1전도성 타입이며 상기 제1반도체 영역(1)에 인접한 채널 영역에 위치되고, 상기 제3 및 제4반도체 영역의 불순물 농도는 상기 기판(13)의 불순물 농도보다 높은 것을 특징으로 하는 전계효과 트랜지스터.
  3. 제1항에 있어서, 상기 제1전기장의 영향하에 있는 제1부유 게이트에 트랩핑된 전자량은 상기 제2전기장 영향하에 있는 제2부유 게이트에 트랩핑된 전자량과 다른 것을 특징으로 하는 전계효과 트랜지스터.
  4. 제3항에 있어서, 상기 제1부유 게이트(3A')는 상기 제2부유 게이트(3B)보다 더 큰 크기를 가지는 것을 특징으로 하는 전계효과 트랜지스터.
  5. 제3항에 있어서, 상기 제1절연층(14)은 상기 제1부유 게이트(3A) 하부에 더 큰 두께부위(14A) 및 상기 제2부유 게이트(3B) 하부에 더 작은 두께 부위(14B)를 가지는 것을 특징으로 하는 전계효과 트랜지스터.
  6. 제1항에 있어서, 상기 제1 및 제2부유 게이트는 동일한 크기인 것을 특징으로 하는 전계효과 트랜지스터.
  7. 제6항에 있어서, 제1반도체 영역이 상기 제1전기장을 만들기 위해 바이어스 되는 전위는 제2반도체 영역이 상기 제2전기장을 만들기 위해 바이어스되는 전위보다 더 높은 것을 특징으로 하는 전계효과 트랜지스터.
  8. 제6항 또는 제7항에 있어서, 상기 제1 및 제2반도체 영역이 상기 제1 및 제2전기장을 만들기 위해 개별적으로 바이어스되는 전위는 서로 동일한 것을 특징으로 하는 전계효과 트랜지스터.
  9. 제1전도성 타입의 반도체 기판(13)상에 배열되는 기억장치셀의 어레이를 포함하는 불휘발성 기억장치에 있어서, 상기 각 셀은 , 그 사이에 채널 영역을 설치할 수 있도록 배열되는, 상기 제1전도성 타입과 상반되는 제2전도성 타입의 제1 및 제2반도체 영역(1,2)과, 상기 채널 영역과 별개의 범위상의 제1 및 제2부유 게이트(3A, 3B; 3A', 3B'; 3A, 3B)와; 상기 제1 및 제2부유 게이트상의 제어 게이트(4)와; 채널 영역과 제1 및 제2부유 게이트 사이에 배치되는 제1절연층(14) 및 상기 제1 및 제2부유 게이트와 상기 제어 게이트 사이에배치되는 제2절연층(15); 및 상기 제1 및 제2반도체 영역(1,2)이 제1전위차에서 바이어스될 때 상기 제1부유 게이트에 인접한 제1전기장을 만들고, 제1 및 제2반도체 영역(1,2)이 제1전위차와 반대의 제2전위차에서 바이어스될 때 상기 제2부유 게이트에 인접한 제2전기장을 만들기 위하여 상기 제1 및 제2부유 게이트의 하부에 개별적으로 위치되는 제3 및 제4반도체 영역(5B, 5A; 5B', 5A'; 5B, 5A)를 포함하는 것을 특징으로 하는 불휘발성 기억장치.
  10. 제9항에 있어서, 상기 제3반도체 영역 (5A, 5A' 및 5A)는 제1전도성 타입이며 상기 제3반도체 영역(2)에 인접한 상기 채널 영역에 위치되고, 상기 제4반도체 영역(5B, 5B' 및 5B)은 제1전도성 타입이며 상기 제1반도체 영역(1)에 인접한 채널 영역에 위치되고, 상기 제3 및 제4반도체 영역의 불순물 농도는 상기 기판(13)의 불순물 농도보다 높은 것을 특징으로 하는 불휘발성 기억장치.
  11. 제9항에 있어서, 상기 제1전기장의 영향하에 있는 제1부유 게이트에 트랩핑된 전자량은 상기 제2전기장 영향하에 있는 제2부유 게이트에 트랩핑된 전자량과 다른 것을 특징으로 하는 불휘발성 기억장치.
  12. 제11항에 있어서, 상기 제1부유 게이트(3A')는 상기 제2부유 게이트(3B)보다 더 큰 크기를 가지는 것을 특징으로 하는 불휘발성 기억장치.
  13. 제11항에 있어서, 상기 제1절연층(14)은 상기 제1부유 게이트(3A) 하부에 더 큰 두께부위(14A) 및 상기 제2부유 게이트(3B) 하부에 더 작은 두께 부위(14B)를 가지는 것을 특징으로 하는 불휘발성 기억장치.
  14. 제9항에 있어서, 상기 제1 및 제2부유 게이트는 동일한 크기인 것을 특징으로 하는 불휘발성 기억장치.
  15. 제14항에 있어서, 상기 제1반도체 영역이 상기 제1전기장을 만들기 위해 바이어스 되는 전위는 제2반도체 영역이 상기 제2전기장을 만들기 위해 바이어스되는 전위보다 더 높은 것을 특징으로 하는 불휘발성 기억장치.
  16. 제12항 또는 제13항에 있어서, 상기 제1 및 제2반도체 영역이 상기 제1 및 제2전기장을 만들기 위해 개별적으로 바이어스되는 전위는 서로 동일한 것을 특징으로 하는 불휘발성 기억장치.
  17. 제9항 내지 제15항 중 어느 한 항에 있어서, 상기 불휘발성 기억장치는 복수의 전압을 만들기 위한 쓰기 회로(24)와; 상기 쓰기 회로(24)로 부터의제1 및 제2전압을 선택된 기억장치셀의 제1 및 제2반도체 영역(1,2)에 개별적으로 연결시키기 위한 제1선택기(21,22)와; 상기 쓰기 회로(24)로부터의 제3전압을 선택된 기억장치 셀의 제어게이트(4)에 연결시키기 위한 제2선택기(20)를 또한 포함하는 것을 특징으로 하는 불휘발성 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970016486A 1996-04-25 1997-04-25 전계효과 트랜지스터 및 불휘발성 기억장치 KR100255893B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-105222 1996-04-25
JP10522296A JP2870478B2 (ja) 1996-04-25 1996-04-25 不揮発性半導体記憶装置及びその動作方法

Publications (2)

Publication Number Publication Date
KR970072646A true KR970072646A (ko) 1997-11-07
KR100255893B1 KR100255893B1 (ko) 2000-05-01

Family

ID=14401650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970016486A KR100255893B1 (ko) 1996-04-25 1997-04-25 전계효과 트랜지스터 및 불휘발성 기억장치

Country Status (3)

Country Link
US (1) US5841693A (ko)
JP (1) JP2870478B2 (ko)
KR (1) KR100255893B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980012B2 (ja) * 1995-10-16 1999-11-22 日本電気株式会社 不揮発性半導体記憶装置
US6243289B1 (en) 1998-04-08 2001-06-05 Micron Technology Inc. Dual floating gate programmable read only memory cell structure and method for its fabrication and operation
US6252275B1 (en) * 1999-01-07 2001-06-26 International Business Machines Corporation Silicon-on-insulator non-volatile random access memory device
US6724037B2 (en) * 2000-07-21 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device
JP4919549B2 (ja) * 2000-07-21 2012-04-18 株式会社半導体エネルギー研究所 不揮発性メモリ及び半導体装置
DE10106804A1 (de) * 2001-02-14 2002-09-05 Infineon Technologies Ag Informationsredundante nichtflüchtige Halbleiterspeicherzelle sowie Verfahren zu deren Herstellung und Programmierung
KR100389130B1 (ko) * 2001-04-25 2003-06-25 삼성전자주식회사 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자
JP4809545B2 (ja) * 2001-05-31 2011-11-09 株式会社半導体エネルギー研究所 半導体不揮発性メモリ及び電子機器
US7221591B1 (en) 2002-05-06 2007-05-22 Samsung Electronics Co., Ltd. Fabricating bi-directional nonvolatile memory cells
US6914820B1 (en) 2002-05-06 2005-07-05 Multi Level Memory Technology Erasing storage nodes in a bi-directional nonvolatile memory cell
US6747896B2 (en) 2002-05-06 2004-06-08 Multi Level Memory Technology Bi-directional floating gate nonvolatile memory
US6777762B2 (en) 2002-11-05 2004-08-17 Macronix International Co., Ltd. Mask ROM structure having a coding layer between gates and word lines
JP2004356207A (ja) 2003-05-27 2004-12-16 Fujio Masuoka 半導体記憶装置及びその製造方法
KR100518588B1 (ko) * 2003-08-07 2005-10-04 삼성전자주식회사 더블 플로팅 게이트 구조를 가지는 스플릿 게이트형비휘발성 반도체 메모리 소자 및 그 제조 방법
KR20050034884A (ko) * 2003-10-10 2005-04-15 삼성전자주식회사 소노스 메모리 장치와 그 제조 및 동작방법
JP2005268418A (ja) 2004-03-17 2005-09-29 Fujio Masuoka 半導体記憶装置及びその製造方法
JP2005294565A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 不揮発性半導体記憶装置およびこの不揮発性半導体記憶装置を含む半導体装置
KR100598049B1 (ko) * 2004-10-28 2006-07-07 삼성전자주식회사 멀티 비트 비휘발성 메모리 셀을 포함하는 반도체 소자 및그 제조 방법
KR100666174B1 (ko) 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
US20070023818A1 (en) * 2005-08-01 2007-02-01 Chia-Hua Ho Flash memory and method for manufacturing thereof
JP5002172B2 (ja) * 2006-03-15 2012-08-15 シチズンホールディングス株式会社 不揮発性半導体記憶装置
KR101391881B1 (ko) * 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
US8432746B2 (en) * 2011-05-05 2013-04-30 Macronix International Co., Ltd. Memory page buffer
US9778348B1 (en) 2016-03-31 2017-10-03 Butterfly Network, Inc. Symmetric receiver switch for bipolar pulser
US11921240B2 (en) 2019-09-19 2024-03-05 Bfly Operations, Inc. Symmetric receiver switch for ultrasound devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380057A (en) * 1980-10-27 1983-04-12 International Business Machines Corporation Electrically alterable double dense memory
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5159570A (en) * 1987-12-22 1992-10-27 Texas Instruments Incorporated Four memory state EEPROM
KR0142604B1 (ko) * 1995-03-22 1998-07-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법

Also Published As

Publication number Publication date
JP2870478B2 (ja) 1999-03-17
JPH09293795A (ja) 1997-11-11
US5841693A (en) 1998-11-24
KR100255893B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
KR970072646A (ko) 전계효과 트랜지스터 및 불휘발성 기억장치
US4173766A (en) Insulated gate field-effect transistor read-only memory cell
CA1067208A (en) Insulated gate field-effect transistor read-only memory array
US5300802A (en) Semiconductor integrated circuit device having single-element type non-volatile memory elements
KR910019060A (ko) 불휘발성 반도체 기억장치
US7553735B2 (en) Scalable high performance non-volatile memory cells using multi-mechanism carrier transport
KR960009205A (ko) 불휘발성 반도체기억장치
KR950030375A (ko) 플로팅 게이트로부터의 캐리어의 주입 및 추출을 위한 프로그래밍 영역을 가진 불 휘발성 반도체 메모리
KR950015763A (ko) 불휘발성 반도체기억장치
KR880002181A (ko) 반도체 기억장치
KR950027845A (ko) 반도체 메모리장치
KR950034801A (ko) 기억장치
KR950021539A (ko) 반도체 집적 회로
KR910003661A (ko) 불휘발성 반도체장치
KR920010652A (ko) 비 휘발성 반도체 기억장치
KR960015922A (ko) 절연체 상의 실리콘 구조로 형성된 불휘발성 반도체 메모리
US3774087A (en) Memory elements
KR890003033A (ko) 반도체 기억장치
JP2003152118A5 (ko)
KR940006271A (ko) 세그먼트 소거가능한 섬광(閃光) ˝전기적으로 프로그램 가능한 판독 전용 메모리(eprom)˝
KR910020740A (ko) 반도체기억장치
KR900004018A (ko) 대규모 이피롬(eprom) 메모리
GB2225485A (en) A nonvolatile semiconductor memory cell
KR920005298A (ko) 박막 메모리셀
KR950012773A (ko) 불휘발성 반도체 기억 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee