KR970071793A - 멀티레벨 스토리지 반도체 장치 - Google Patents

멀티레벨 스토리지 반도체 장치 Download PDF

Info

Publication number
KR970071793A
KR970071793A KR1019960010817A KR19960010817A KR970071793A KR 970071793 A KR970071793 A KR 970071793A KR 1019960010817 A KR1019960010817 A KR 1019960010817A KR 19960010817 A KR19960010817 A KR 19960010817A KR 970071793 A KR970071793 A KR 970071793A
Authority
KR
South Korea
Prior art keywords
data
level
semiconductor device
signal
cell
Prior art date
Application number
KR1019960010817A
Other languages
English (en)
Other versions
KR0177783B1 (ko
Inventor
김창현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960010817A priority Critical patent/KR0177783B1/ko
Publication of KR970071793A publication Critical patent/KR970071793A/ko
Application granted granted Critical
Publication of KR0177783B1 publication Critical patent/KR0177783B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
멀티레벨 스토리지 반도체 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
멀티레벨의 셀데이타를 저장 및 출력하기 위한 멀티레벨 스토리지 반도체 장치에 관한 것이다.
3. 발명의 해결방법의 요지
하나의 저장 커패시터와 하나의 구동 트랜지스터의 유닛셀을 가지며 멀티레벨의 셀 데이타를 저장 및 출력하기 위한 멀티레벨 스토리지 반도체 장치에 있어서; 입력되는 데이타를 합성하기 위한 제1스위칭부와; 상기 제1스위칭부로부터 합성된 데이타를 입력으로 하여 그 데이타를 아날로그 신호로 변환하고 그 변환된 신호를 제2스위칭부로 출력하여 상기 유닛셀에 멀틸레벨화된 데이타를 저장하기 위한 컨버터와; 저장된 상기 유닛셀의 데이타가 비트라인과의 차아지 셰어링 후에 아날로그 신호를 디지탈 신호로 변화시켜 그 데이타를 출력버퍼로 전송하기 위한 멀티레벨 센스앰프로 이루어지는 것을 요지로 한다.
4. 발명의 중요한 용도
멀티레벨의 셀데이타를 저장 및 출력하기 위한 멀티레벨 스토리지 반도체 장치에 적합하다.

Description

멀티레벨 스토리지 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 멀티레벨 스토리지 반도체 장치를 보인 도면.

Claims (7)

  1. 하나의 저장 커패시터와 하나의 구동 트랜지스터의 유닛 셀을 가지며 멀티레벨의 셀 데이타를 저장 및 출력하기 위한 멀티레벨 스토리지 반도체 장치에 있어서; 입력되는 데이타를 합성하기 위한 제1스위칭부와; 상기 제1스위칭부로부터 합성된 데이타를 입력으로 하여 그 데이타를 아날로그 신호로 변환하고 그 변환된 신호를 제2스위칭부로 출력하여 상기 유닛셀에 멀틸레벨화된 데이타를 저장하기 위한 컨버터와; 저장된 상기 유닛셀의 데이타가 비트라인과의 차아지 셰어링 후에 아날로그 신호를 디지탈 신호로 변화시켜 그 데이타를 출력버퍼로 전송하기 위한 멀티레벨 센스앰프로 이루어지는 것을 특징으로 하는 멀티레벨 스토리지 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 컨버터는 전원전압과 접지전압 사이에 채널이 직렬 연결된 제1피형 및 제1엔형 트랜지스터로 이루어진 바이어싱부와, 상기 제1피형 트랜지스터와 각기의 게이트가 공통 연결되고 전원전압과 입출력라인 사이에 채널이 직렬 연결되는 다수의 피형 및 엔형 트랜지스터로 구성되고, 상기 다수의 엔형 트랜지스터는 데이타입력부의 데이타입력신호에 의해 게이팅되어 라이트할 데이타 정보를 상기 유닛셀에 리스토어하는 것을 특징으로 하는 멀티레벨 스토리지 반도체 장치.
  3. 제2항에 있어서; 상기 컨버터의 입출력라인은 그 입출력라인과 접지전압 사이에 유효저항부를 더 가지고 전류의 출력이 상기 유효저항부를 통하여 전압으로 변환되며 그 변환된 전압이 상기 유닛셀에 저장되는 것을 특징으로 하는 멀티레벨 스토리지 반도체 장치.
  4. 제1항에 있어서; 상기 멀티레벨 센스앰프는 멀티레벨의 셀 데이타와 기준전압과의 미세한 전압 차이를 센싱하여 그 센싱된 신호를 디지탈화하여 증폭출력하는 것을 특징으로 하는 멀티레벨 스토리지 반도체 장치.
  5. 멀티레벨 스토리지 반도체 장치의 멀티레벨의 셀 데이타를 리드하기 위한 동작방법에 있어서; 아날로그 신호를 저장하고 있는 셀 중 지정된 워드라인이 선택되면 상기 셀 데이타와 비트라인의 차아지 셰어링하는 과정과, 멀티레벨 센싱동작을 수행하고 상기 아날로그 신호를 디지탈 신호로 변환하고 그 변환된 신호를 입출력 라인으로 전송하는 과정과, 상기 입출력라인으로 전송된 데이타를 데이타 출력버퍼와 연결된 데이타입출력 라인으로 전송하는 과정과, 상기 데이타 출력버퍼에서 시권셀 타이밍으로 외부 시스템으로 전송하고, 각기의 상기 데이타입출력라인이 매칭되게 외부시스템으로 전송하는 과정으로 이루어지는 것을 특징으로 하는 스토리지 반도체 장치의 리드 동작방법.
  6. 제5항에 있어서; 상기 멀티레벨 센싱동작은 상기 리이드 동작시 지정된 데이타가 비트라인과의 차아지 셰어링 후에 아날로그 신호를 디지탈 신호로 변환하여 그 데이타를 상기 데이타 출력버퍼로 전송하는 것을 특징으로 하는 멀티레벨 스토리지 반도체 장치의 리드 동작방법.
  7. 제5항에 있어서; 상기 멀티레벨 센싱동작은 아날로그 신호를 디지탈 신호로 변환하고 상기 데이타출력 라인으로 그 신호를 전송할때 컨버터에서는 입력되는 디지탈신호를 아날로그 신호로 컨버팅하여 아날로그화된 데이타를 셀에 리스토어하는 것을 특징으로 하는 멀티레벨 스토리지 반도체 장치의 리드 동작방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960010817A 1996-04-10 1996-04-10 멀티레벨 스토리지 반도체 장치 KR0177783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010817A KR0177783B1 (ko) 1996-04-10 1996-04-10 멀티레벨 스토리지 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010817A KR0177783B1 (ko) 1996-04-10 1996-04-10 멀티레벨 스토리지 반도체 장치

Publications (2)

Publication Number Publication Date
KR970071793A true KR970071793A (ko) 1997-11-07
KR0177783B1 KR0177783B1 (ko) 1999-04-15

Family

ID=19455453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010817A KR0177783B1 (ko) 1996-04-10 1996-04-10 멀티레벨 스토리지 반도체 장치

Country Status (1)

Country Link
KR (1) KR0177783B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301652B1 (ko) * 1997-11-28 2001-10-27 김영환 반도체메모리의멀티비트센스앰프
KR100520584B1 (ko) * 2003-10-13 2005-10-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 데이타 제어 장치
US9196358B2 (en) 2012-10-29 2015-11-24 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistance material and method for driving the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800154B1 (ko) * 2006-08-09 2008-02-01 주식회사 하이닉스반도체 더블게이트형 디램의 멀티레벨 구동회로 및 그 구동방법
US7733707B2 (en) 2006-07-21 2010-06-08 Hynix Semiconductor Inc. 1-transistor type DRAM cell, DRAM device and DRAM comprising thereof and driving method thereof and manufacturing method thereof
US7668008B2 (en) 2006-07-21 2010-02-23 Hynix Semiconductor Inc. 1-transistor type DRAM cell, a DRAM device and manufacturing method therefore, driving circuit for DRAM, and driving method therefor
KR100800156B1 (ko) * 2006-08-09 2008-02-01 주식회사 하이닉스반도체 1-트랜지스터형 디램 셀의 멀티레벨 구동회로 및 그의 구동방법
KR20160074826A (ko) 2014-12-18 2016-06-29 삼성전자주식회사 반도체 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301652B1 (ko) * 1997-11-28 2001-10-27 김영환 반도체메모리의멀티비트센스앰프
KR100520584B1 (ko) * 2003-10-13 2005-10-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 데이타 제어 장치
US9196358B2 (en) 2012-10-29 2015-11-24 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistance material and method for driving the same

Also Published As

Publication number Publication date
KR0177783B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
EP1288964A3 (en) Non-volatile semiconductor memory
KR960042757A (ko) 불휘발성 반도체 메모리의 데이터 독출 회로
KR880008337A (ko) 반도체 기억장치
KR920001536A (ko) 반도체기억장치
KR870009396A (ko) 불휘발성 반도체 기억장치
KR970071793A (ko) 멀티레벨 스토리지 반도체 장치
US4338679A (en) Row driver circuit for semiconductor memory
KR910013285A (ko) 불휘발성 반도체메모리
KR960002797A (ko) 반도체 메모리장치의 비트라인 감지증폭기
JPS60239994A (ja) 多値ダイナミツクランダムアクセスメモリ
KR950020704A (ko) 반도체 메모리 장치
KR910014948A (ko) 반도체 기억 장치 및 데이타 처리장치
CA1160742A (en) Static ram memory cell
TW333650B (en) The semiconductor memory, device & signal magnifying method
KR860002156A (ko) 반도체 장치
KR970706576A (ko) 비휘발성 순차 메모리 장치의 판독 파이프라인 초기화 방법 및 장치(initializing a read pipeline of a non-volatile sequential memory device)
KR920001526A (ko) 반도체 메모리 장치
KR0168159B1 (ko) 플래쉬 메모리 장치
KR970071795A (ko) 싱글 데이타라인을 갖는 반도체 메모리 장치
US6667912B1 (en) Timing scheme for semiconductor memory devices
KR850008238A (ko) 반도체 기억장치
KR900010778A (ko) 반도체 메모리장치
KR20010004570A (ko) 리프레시 카운터 회로
KR970060212A (ko) 반도체 메모리 장치
KR970051325A (ko) 불휘발성 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee