KR970068667A - MPEG data receiving device - Google Patents

MPEG data receiving device Download PDF

Info

Publication number
KR970068667A
KR970068667A KR1019960006354A KR19960006354A KR970068667A KR 970068667 A KR970068667 A KR 970068667A KR 1019960006354 A KR1019960006354 A KR 1019960006354A KR 19960006354 A KR19960006354 A KR 19960006354A KR 970068667 A KR970068667 A KR 970068667A
Authority
KR
South Korea
Prior art keywords
data
bit
out memory
mpeg
parallel
Prior art date
Application number
KR1019960006354A
Other languages
Korean (ko)
Other versions
KR100242309B1 (en
Inventor
이영준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960006354A priority Critical patent/KR100242309B1/en
Publication of KR970068667A publication Critical patent/KR970068667A/en
Application granted granted Critical
Publication of KR100242309B1 publication Critical patent/KR100242309B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Communication Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

엠펙데이타 수신장치에 관한 것이다.And an MPEG data receiving apparatus.

2. 발명이 해결하려고 하는 기술적 과제2. Technical Challenges to be Solved by the Invention

망으로부터 수신되는 직렬형태의 엠펙데이타를 중앙처리장치가 실시간으로 처리할 수 있는 병렬형태의 엠펙데이타로 변환하는 장치를 구현한다.And implements an apparatus for converting serial data in a serial form received from a network into parallel data in a form that can be processed in real time by a central processing unit.

3. 발명의 해결방법의 요지3. The point of the solution of the invention

본 발명에 따른 엠펙데이타 수신장치는, 망으로부터의 엠펙스트림을 라인디코딩하여 직렬형태의 엠펙데이타를 출력하는 라인디코딩수단과, 상기 직렬형태의 엠펙데이타를 병렬형태의 데이타로 변환하는 직병렬변환수단과, 상기 직병렬변환수단에 의해 병렬형태로 변환된 데이타를 선택적으로 비트변환하여 출력하는 비트변환수단과, 상기 비트변환수단의 출력을 라이트신호에 따라 라이트하는 선입선출메모리와, 상기 엠펙스트림내에 동기바이트가 포함된 경우 상기 라이트신호를 발생시켜 상기 비트변환수단의 출력이 상기 선입선출메모리에 라이트되도록 제어하는 라이트제어수단과, 상기 선입선출메모리에 라이트되어 있는 데이타를 리드하는 중앙처리장치로 구성된다.An apparatus for receiving MPEG data according to the present invention comprises: line decoding means for line decoding a MPEG stream from a network and outputting serialized MPEG data; serial-to-parallel conversion means for converting the serialized MPEG data into parallel- A first-in-first-out memory for selectively outputting the parallel-converted data by the serial-to-parallel conversion means and outputting the bit-converted data, a first-in-first-out memory for writing the output of the bit- Write control means for generating the write signal when the synchronous byte is included and controlling the output of the bit conversion means to be written to the first-in-first-out memory, and a central processing unit for reading the data written in the first- do.

4. 발명의 중요한 용도4. Important Uses of the Invention

주문형 비디오의 엠펙데이타 수신장치.An apparatus for receiving MPEG data of video on demand.

Description

엠펙데이타 수신장치MPEG data receiving device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제2도는 본 발명에 따른 엠펙데이타 수신장치에 대한 블럭다이아그램, 제3도는 제2도에서 직렬/병렬변환부, 선입선출메모리(FIFO), 비트변환부 및 라이트신호발생부의 연결구성을 상세하게 나타내는 도면, 제4도는 제3도에서 비트변환부에 대한 상세구성도, 제5도는 본 발명에 따른 엠펙데이타 수신장치에 대한 동작파형도, 제6도는 본 발명에 따른 동작을 설명하기 위한 도면.FIG. 2 is a block diagram of an MPEG data receiving apparatus according to the present invention, FIG. 3 is a detailed diagram of a connection configuration of a serial / parallel conversion unit, a FIFO, a bit conversion unit, FIG. 5 is a waveform diagram for an MPEG data receiving apparatus according to the present invention; FIG. 6 is a view for explaining an operation according to the present invention; FIG.

Claims (19)

엠펙데이타 수신장치에 있어서, 망으로부터의 엠펙스트림을 라인디코딩하여 직렬형태의 엠펙데이타를 출력하는 라인디코딩수단과, 상기 직렬형태의 엠펙데이타를 병렬형태의 데이타로 변환하는 직병렬변환수단과, 상기 직병렬변환수단에 의해 병렬형태로 변환된 데이타를 선택적으로 비트변환하여 출력하는 비트변환수단과, 상기 비트변환수단의 출력을 라이트신호에 따라 라이트하는 선입선출메모리와, 상기 엠펙스트림내에 동기바이트가 포함된 경우 상기 라이트신호를 발생시켜 상기 비트변환수단의 출력이 상기 선입선출메모리에 라이트되도록 제어하는 라이트제어수단과, 상기 선입선출메모리에 라이트되어 있는 데이타를 리드하는 중앙처리장치로 구성함을 특징으로 하는 수신장치.A line decoding means for line decoding the MPEG stream from the network and outputting serialized MPEG data; a serial-to-parallel converting means for converting the serialized MPEG data into data in parallel form; A first-in-first-out memory that writes the output of the bit conversion means in accordance with a write signal, and a synchronization byte in the MPEG stream And a central processing unit for reading the data written in the first-in-first-out memory, characterized by comprising a write control unit for generating the write signal and controlling the output of the bit conversion unit to be written to the first- . 제1항에 있어서, 상기 라이트제어수단은, 상기 엠펙스트림내에 동기바이트가 포함되어 있는지 여부를 검출하는 동기검출수단과, 상기 동기검출수단에 의해 동기바이트가 검출되는 경우 미리 설정된 시간마다 상기 라이트신호를 발생하는 라이트신호발생수단으로 구성함을 특징으로 하는 수신장치.2. The apparatus according to claim 1, wherein the write control means comprises: synchronization detecting means for detecting whether or not a sync byte is included in the MPEG stream; And a write signal generating means for generating a write signal. 제2항에 있어서, 상기 동기검출수단은, 상기 엠펙스트림내에 동기바이트가 포함되어 있는지 여부를 검출하고, 그 검출되는 동기바이트가 01BA16인 경우 제1동기신호를 출력하고 동기바이트가 4716인 경우 제2동기신호를 출력하여 상기 중앙처리장치에 제공하는 것을 특징으로 하는 수신장치.The method of claim 2, wherein said synchronization detection means, the MPEG stream synchronization which is detected whether or not includes a sync byte, and the detection of bytes in the 01BA case 16 a, and outputs a first sync signal synchronized byte is 47 16 the And outputs the second synchronization signal to the central processing unit. 제3항에 있어서, 상기 라이트신호발생수단은, 상기 직병렬변환수단에 의해 8비트의 엠펙데이타가 병렬형태의 데이타로 변환되고 상기 비트변환수단에 의해 비트변환되는 시간마다 상기 라이트신호를 발생하는 것을 특징으로 하는 수신장치.4. The apparatus as claimed in claim 3, wherein the write signal generating means generates the write signal every time the 8-bit MPEG data is converted into parallel data by the serial-to-parallel converting means and bit-converted by the bit converting means . 제4항에 있어서, 상기 중앙처리장치는, 상기 제1동기신호와 상기 제2동기신호중 어느 한 동기신호도 출력되지 않는 경우에 상기 라이트신호 발생수단의 라이트신호발생동작을 차단시키는 것을 특징으로 하는 수신장치.The apparatus as claimed in claim 4, wherein the central processing unit is configured to interrupt the write signal generating operation of the write signal generating unit when any one of the first synchronous signal and the second synchronous signal is not output Receiving device. 제1항에 있어서, 상기 선입선출메모리는, 자신의 저장영역을 가지고 있으며 미리 설정된 량 이상의 데이타가 저장영역에 라이트되는 경우 이를 나타내는 제1플래그와, 자신의 저장영역에 아무런 데이타도 라이트되어 있지 않은 경우 이를 나타내는 제2플러그를 더 발생하는 것을 특징으로 하는 수신장치.The first-in first-out memory according to claim 1, wherein the first-in-first-out memory has a first flag indicating a case where a predetermined amount or more of data is written in the storage area, and a second flag indicating that no data is written And further generates a second plug indicative thereof. 제6항에 있어서, 상기 중앙처리장치는, 상기 제1플래그가 발생됨에 응답하여 상기 선입선출메모리에 라이트되어 있는 데이타를 리드하는 것을 특징으로 하는 수신장치.The receiving apparatus according to claim 6, wherein the central processing unit reads the data written in the first-in-first-out memory in response to the generation of the first flag. 제1항에 있어서, 상기 비트변환수단은, 상기 직병렬변환수단에 의해 병렬형태로 변환된 데이타를 상기 중앙처리장치로부터 제공되는 비트제어신호에 따라 선택적으로 비트변환하여 출력하는 것을 특징으로 하는 수신장치.The apparatus according to claim 1, wherein the bit conversion means selectively bit-converts data converted into parallel form by the serial-to-parallel conversion means in accordance with a bit control signal provided from the central processing unit and outputs the bit- Device. 엠펙데이타 수신장치에 있어서, 망으로부터의 엠펙스트림을 라이디코딩하여 직렬형태의 엠펙데이타를 출력하는 라인디코딩수단과, 상기 직렬형태의 엠펙데이타를 병렬형태의 데이타로 변환하는 직병렬변환수단과, 상기 직병렬변환수단에 의해 병렬형태로 변환된 데이타를 비트제어신호에 따라 선택적으로 비트변환하여 출력하는 비트변환수단과, 상기 비트변환수단의 출력을 순차적으로 라이트하는 선입선출메모리와, 상기 선입선출메모리에 라이트되어 있는 데이타를 순차적으로 리드하고 상기 비트제어신호를 발생하는 중앙처리장치로 구성함을 특징으로 하는 수신장치.A line decoding means for decoding the MPEG stream from the network and outputting serialized MPEG data; a serial-to-parallel conversion means for converting the serialized MPEG data into data in parallel form; A first-in first-out memory which sequentially writes the output of the bit-inversion means, and a first-in-first-out memory which sequentially writes the output of the bit- And a central processing unit for sequentially reading the data written in the register and generating the bit control signal. 제9항에 있어서, 상기 선입선출메모리는, 자신의 저장영역을 가지고 있으며 미리 설정된 량 이상의 데이타가 저장영역에 라이트되는 경우 이를 나타내는 제1플래그와, 자신의 저장영역에 아무런 데이타도 라이트되어 있지 않은 경우 이를 나타내는 제2플래그를 더 발생하는 것을 특징으로 하는 수신장치.10. The memory device according to claim 9, wherein the first-in-first-out memory has a first flag indicating that the first-in-first-out memory has its own storage area and a predetermined amount or more of data is written in the storage area, And further generates a second flag indicating this. 제10항에 있어서, 상기 중앙처리장치는, 상기 제1플래그가 발생됨에 응답하여 상기 선입선출메모리에 라이트되어 있는 데이타를 리드하는 것을 특징으로 하는 수신장치.11. The receiving apparatus according to claim 10, wherein the central processing unit reads data written in the first-in-first-out memory in response to generation of the first flag. 제9항에 있어서, 상기 비트변환수단은, 상기 직병렬변환수단에 의해 병렬형태로 변환된 데이타를 상기 중앙처리장치로부터 제공되는 비트제어신호에 따라 선택적으로 비트변환하여 출력하는 것을 특징으로 하는 수신장치.The apparatus as claimed in claim 9, wherein the bit conversion means selectively bit-converts data converted into parallel form by the serial-to-parallel conversion means in accordance with a bit control signal provided from the central processing unit and outputs the bit- Device. 엠펙데이타 수신장치에 있어서, 망으로부터의 엠펙스트림을 라인디코딩하여 직렬형태의 엠펙데이타를 출력하는 라인디코딩수단과, 상기 직렬형태의 엠펙데이타를 병렬형태의 데이타로 변환하는 직병렬변환수단과, 상기 직병렬변환수단의 출력을 라이트신호에 따라 라이트하는 선입선출메모리와, 상기 엠펙스트림내에 동기바이트가 포함된 경우 상기 라이트신호를 발생시켜 상기 비트변환수단의 출력이 상기 선입선출메모리에 라이트되도록 제어하는 라이트제어수단과, 상기 선입선출메모리에 라이트되어 있는 데이타를 리드하는 중앙처리장치로 구성함을 특징으로 하는 수신장치.A line decoding means for line decoding the MPEG stream from the network and outputting serialized MPEG data; a serial-to-parallel converting means for converting the serialized MPEG data into data in parallel form; A first-in-first-out memory for writing an output of the serial-parallel conversion means according to a write signal; and a control circuit for generating the write signal when the synchronization stream is included in the MPEG stream and controlling the output of the bit conversion means to be written in the first- And a central processing unit for reading data written in the first-in-first-out memory. 제13항에 있어서, 상기 라이트제어수단은, 상기 엠펙스트림내에 동기바이트가 포함되어 있는지 여부를 검출하는 동기검출수단과, 상기 동기검출수단에 의해 동기바이트가 검출되는 경우 미리 설정된 시간마다 상기 라이트신호를 발생하는 라이트신호발생수단으로 구성함을 특징으로 하는 수신장치.14. The apparatus according to claim 13, wherein the write control means comprises: synchronization detecting means for detecting whether or not a sync byte is included in the MPEG stream; And a write signal generating means for generating a write signal. 제14항에 있어서, 상기 동기검출수단은, 상기 엠펙스트림내에 동기바이트가 포함되어 있는지 여부를 검출하고, 그 검출되는 동기바이트가 01BA16인 경우 제1동기신호를 출력하고 동기바이트가 47A16인 경우 제2동기신호를 출력하여 상기 중앙처리장치에 제공하는 것을 특징으로 하는 수신장치.15. The method of claim 14, wherein the synchronization detecting means, the MPEG when the sync byte in the stream is detected whether or not includes a sync byte, and the detection of 01BA 16 first outputs a synchronous signal synchronized byte 47A 16 of And outputs the second synchronization signal to the central processing unit. 제15항에 있어서, 상기 라이트신호발생수단은, 상기 직병렬변환수단에 의해 8비트의 엠펙데이타가 병렬형태의 데이타로 변환되는 시간마다 상기 라이트신호를 발생하는 것을 특징으로 하는 수신장치.16. The receiving apparatus according to claim 15, wherein the write signal generating means generates the write signal every time the 8-bit MPEG data is converted into parallel data by the serial-parallel converting means. 제16항에 있어서, 상기 중앙처리장치는, 상기 제1동기신호와 상기 제2동기신호중 어느 한 동기신호도 출력되지 않는 경우에 상기 라이트신호발생수단의 라이트신호발생동작을 차단시키는 것을 특징으로 하는 수신장치.17. The apparatus according to claim 16, wherein the central processing unit interrupts the write signal generating operation of the write signal generating means when any one of the first synchronous signal and the second synchronous signal is not outputted Receiving device. 제13항에 있어서, 상기 선입선출메모리는, 자신의 저장영역을 가지고 있으며 미리 설정된 량 이상의 데이타가 저장영역에 라이트되는 경우 이를 나타내는 제1플래그와, 자신의 저장영역에 아무런 데이타도 라이트되어 있지 않은 경우 이를 나타내는 제2플래그를 더 발생하는 것을 특징으로 하는 수신장치.14. The memory device according to claim 13, wherein the first-in-first-out memory has a first flag indicating that the first-in-first-out memory has its own storage area and a predetermined amount or more of data is written in the storage area, And further generates a second flag indicating this. 제18항에 있어서, 상기 중앙처리장치는, 상기 제1플래그가 발생됨에 응답하여 상기 선입선출메모리에 라이트되어 있는 데이타를 리드하는 것을 특징으로 하는 수신장치.19. The receiving apparatus according to claim 18, wherein the central processing unit reads data written in the first-in-first-out memory in response to the generation of the first flag. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960006354A 1996-03-11 1996-03-11 Apparatus for receiving mpeg data KR100242309B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006354A KR100242309B1 (en) 1996-03-11 1996-03-11 Apparatus for receiving mpeg data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006354A KR100242309B1 (en) 1996-03-11 1996-03-11 Apparatus for receiving mpeg data

Publications (2)

Publication Number Publication Date
KR970068667A true KR970068667A (en) 1997-10-13
KR100242309B1 KR100242309B1 (en) 2000-02-01

Family

ID=19452790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006354A KR100242309B1 (en) 1996-03-11 1996-03-11 Apparatus for receiving mpeg data

Country Status (1)

Country Link
KR (1) KR100242309B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444689A (en) * 1987-08-12 1989-02-17 Toshiba Corp Teletext receiver

Also Published As

Publication number Publication date
KR100242309B1 (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR890007284A (en) Message FIFO Buffer Controller
WO2003039061A3 (en) Clock domain crossing fifo
BR0009092A (en) Fieldbus device, application-specific integrated circuit, process for receiving at least portions of multiple fieldbus messages, and, field-readable computer bus program in the middle
KR970062934A (en) Data processing method and data processing device
US6055248A (en) Transmission frame format converter circuit
KR970068667A (en) MPEG data receiving device
KR970010156B1 (en) Fifo buffer matching apparatus in receiving circuit of signal communication system
KR0178598B1 (en) Packet composing circuit for hardware packet router
KR100274631B1 (en) Apparatus of inserting stuff byte
KR100234335B1 (en) Apparatus for transfering mpeg data
KR100295745B1 (en) Video data transmission device of ATM communication terminal
KR100304949B1 (en) Bulk interface of universal serial bus controller
JPH09172424A (en) Signal speed converting circuit for data highway
JPH06268707A (en) Data length conversion circuit
KR950028362A (en) Data converter
KR940010429B1 (en) Generator of syncro-signal
KR940012971A (en) Speed matching circuit of high speed packet terminal
KR970032069A (en) Equipment and method for processing MPEG transport stream in video on demand system
KR970060772A (en) Data rate conversion apparatus and method
KR960003173A (en) Input / Output Synchronization Control Device in Digital Signal Processing System
KR960027818A (en) Idle packet removal device for fixed length packet communication
KR960043641A (en) Improved ATM terminal card
KR920009127A (en) Message sending and receiving device and method
KR970051119A (en) First-in, first-out buffer memory device and its status flag generation method
KR930004843A (en) V A's First In First Out Circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee