Claims (4)
2M저장용량을 가진 선입선출 메모리; 상기 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1 비트 입력 어드레스 카운터; 상기 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터; 및 상기 입력 및 출력 어드레스 카운터의 출력을 비교하여 상기 선입선출 메모리의 데이터 저장상태를 표시하기 위한 빈상태 플래그, 완전 충만상태 플래그 및 복수의 부분 충만상태 플래그들을 발생하기 위한 플래그 발생부를 구비한 것을 특징으로 하는 선입선출 버퍼 메모리 장치.First-in, first-out memory with 2 M storage capacity; An M + 1 bit input address counter for generating an input address signal of the first-in first-out memory; An M bit output address counter for generating an output address signal of the first-in first-out memory; And a flag generator for generating an empty state flag, a full full state flag, and a plurality of partial full state flags for indicating a data storage state of the first-in first-out memory by comparing the outputs of the input and output address counters. First-in, first-out buffer memory device.
제1항에 있어서, 상기 플래그 발생부는 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '0'인 경우 상기 빈상태 플래그를 발생하는 제1플래그 발생수단; 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '1'인 경우 상기 완전 충만상태 플래그를 발생하는 제2플래그 발생수단; 및 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 중 상위 m비트 출력값과 상기 출력 어드레스 카운터의 M비트 중상위 m비트 출력값의 차이값에 응답하여 상기 복수의 부분 충만상태 플래그들을 발생하는 제3플래그 발생수단을 구비하는 것을 특징으로 하는 선입선출 버퍼 메모리 장치.The method of claim 1, wherein the flag generator is configured when the M bit output value excluding the most significant bit of the input address counter and the M bit output value of the output address counter are the same and the most significant bit value of the input address counter is '0'. First flag generating means for generating an empty state flag; A second flag that generates the full fullness flag when the remaining M bit output value except the most significant bit of the input address counter is the same as the M bit output value of the output address counter and the most significant bit value of the input address counter is '1' Generating means; And a third flag generating the plurality of partial fullness state flags in response to a difference between an upper m bit output value among the remaining M bits except the most significant bit of the input address counter and an M bit middle upper m bit output value of the output address counter. A first-in, first-out buffer memory device comprising a generating means.
제2항에 있어서, 상기 장치는 부분 충만 플래그 값에 따라 한번에 전송될 다량의 데이터 량을 결정하는 것을 특징으로 하는 선입선출 버퍼 메모리 장치.The first-in, first-out buffer memory device of claim 2, wherein the device determines a large amount of data to be transmitted at one time according to a partial full flag value.
2M저장용량을 가진 선입선출 메모리와, 상기 선입선출 메모리의 입력 어드레스 신호를 발생하기 위한 M+1비트 입력 어드레스 카운터와, 상기 선입선출 메모리의 출력 어드레스 신호를 발생하기 위한 M비트 출력 어드레스 카운터를 가지는 선입선출 버퍼 메모리 장치에 있어서, 상기 선입선출 메모리의 상태 플래그를 발생하는 방법은 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '0'인 경우 상기 빈상태 플래그를 발생하는 단계; 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 출력값과 상기 출력 어드레스 카운터의 M비트 출력값이 동일하고 상기 입력 어드레스 카운터의 최상위 비트값이 '1'인 경우 상기 완전 충만 상태 플래그를 발생하는 단계; 상기 입력 어드레스 카운터의 최상위비트를 제외한 나머지 M비트 중 상위 m비트 출력값과 상기 출력 어드레스 카운터의 M비트 중 상위 m비트 출력값의 차이값에 응답하여 상기 복수의 부분 충만상태 플래그들을 발생하는 단계를 구비하는 것을 특징으로 하는 선입선출 버퍼 메모리 장치의 상태 플래그 발생방법.A first-in first-out memory having a 2 M storage capacity, an M + 1 bit input address counter for generating an input address signal of the first-in first-out memory, and an M-bit output address counter for generating an output address signal of the first-in first-out memory; In the first-in first-out buffer memory device, the method for generating the status flag of the first-in first-out memory is the same M bit output value except the most significant bit of the input address counter and M bit output value of the output address counter and the input address counter Generating the empty state flag when the most significant bit value of is '0'; Generating the full fullness state flag when the remaining M bit output value except the most significant bit of the input address counter and the M bit output value of the output address counter are the same and the most significant bit value of the input address counter is '1'; Generating the plurality of partial full state flags in response to a difference between an upper m bit output value among the remaining M bits except the most significant bit of the input address counter and an upper m bit output value among the M bits of the output address counter; A method of generating a state flag of a first-in first-out buffer memory device, characterized in that.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.