KR970060208A - 파워 온 리셑 시의 오동작 방지회로 - Google Patents
파워 온 리셑 시의 오동작 방지회로 Download PDFInfo
- Publication number
- KR970060208A KR970060208A KR1019960000290A KR19960000290A KR970060208A KR 970060208 A KR970060208 A KR 970060208A KR 1019960000290 A KR1019960000290 A KR 1019960000290A KR 19960000290 A KR19960000290 A KR 19960000290A KR 970060208 A KR970060208 A KR 970060208A
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- power
- prevention circuit
- signal
- malfunction prevention
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
Landscapes
- Digital Magnetic Recording (AREA)
- Electronic Switches (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
하드 디스크 구동장치에서 파워 온 리셋 시의 오동작 방지회로에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
파워 온 리셋 시에 게이트 어레이를 이중으로 리셋한다.
3. 발명의 해결방법의 요지
CPU는 파워 온 시에 발생하는 파워 온 리셋신호를 인가받아 리셋된후 리셋신호를 발생하고, 논리 게이트는 상기 파워 온 리셋신호와 상기 CPU에서 발생한 리셋신호를 인가받아 두 신호 중 어느 한 신호라도 발생하면, 상기 발생한 신호를 출력하고, 게이트 어레이는 상기 논리 게이트로부터 출력된 신호를 리셋단자에 인가받아 리셋된다.
4. 발명의 중요한 용도
하드 디스크 구동장치에서 사용되어질 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 바람직한 실시예에 따른 파워 온 리셋시의 오동작 방지회로를 도시한 것이다.
제4도는 자기헤드가 자기디스크의 데이타 존(data zone)에 있는 경우를 도시한 것이다.
제5도는 자기헤드가 자기디스크의 파킹 존(parking zone)에 있는 경우를 도시한 것이다.
Claims (1)
- 하드 디스크 구동장치에서 파워 온 리셋 시의 오동작 방지회로에 있어서, 파워 온 시에 발생하는 파워 온 리셋신호를 리셋단자에 인가받아 리셋된 후 리셋신호를 발생하는 CPU와, 상기 파워 온 리셋신호와 상기 CPU에서 발생한 리셋신호를 인가받아 두 신호 중 어느 한 신호라도 발생하면, 상기 발생한 신호를 출력하는 논리게이트와, 상기 논리 게이트가 출력한 신호를 리셋단자에 인가받아 리셋되는 게이느 어레이를 구비하는 것을 특징으로 하는 하드 디스크 구동장치에서의 파워 온 리셋 시의 오동작 방지회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000290A KR100383641B1 (ko) | 1996-01-09 | 1996-01-09 | 파워 온 리셋 시의 오동작 방지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000290A KR100383641B1 (ko) | 1996-01-09 | 1996-01-09 | 파워 온 리셋 시의 오동작 방지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060208A true KR970060208A (ko) | 1997-08-12 |
| KR100383641B1 KR100383641B1 (ko) | 2003-07-10 |
Family
ID=37417348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960000290A KR100383641B1 (ko) | 1996-01-09 | 1996-01-09 | 파워 온 리셋 시의 오동작 방지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100383641B1 (ko) |
-
1996
- 1996-01-09 KR KR1019960000290A patent/KR100383641B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100383641B1 (ko) | 2003-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| KR920020493A (ko) | 반도체 기억장치 | |
| KR910006994A (ko) | 센스 앰프회로 | |
| KR970060208A (ko) | 파워 온 리셑 시의 오동작 방지회로 | |
| KR930005033A (ko) | 불휘발성 메모리회로 | |
| KR100486261B1 (ko) | 스큐가 없는 듀얼 레일 버스 드라이버 | |
| KR100293137B1 (ko) | 테스트 모드 신호를 확실히 리셋할 수 있는 테스트 모드 회로 | |
| KR980006890A (ko) | 싱크 워드 검출회로 | |
| KR0184464B1 (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
| KR20030003927A (ko) | 입력 버퍼 회로 | |
| KR910013276A (ko) | 반도체 집적 회로 장치 | |
| KR970012074A (ko) | 레지스터 세트 방법 및 회로 | |
| KR960019985A (ko) | 신호 천이상태 자동 감지/보존회로 | |
| KR970002549A (ko) | 마이크로 콘트롤러의 전력소비를 감소시키는 모듈별 슬립모드 제어회로 | |
| KR940027152A (ko) | 반도체 기억 장치 | |
| KR930005359A (ko) | 파워 온 리세트 회로 | |
| KR930020843A (ko) | 클럭신호 선택회로 | |
| KR910012921A (ko) | Iop의 오동작 방지회로 | |
| KR970024591A (ko) | 노이즈제거회로 | |
| KR970076259A (ko) | 불확실 상태에서의 오동작 방지 디코딩 장치 | |
| KR920006852A (ko) | 메모리의 훼손 영역 사용 방지 장치 | |
| KR910017613A (ko) | 파워 온 리세트 회로 | |
| KR970057904A (ko) | 줄길이 복호기 초기 구동회로 | |
| KR910012969A (ko) | 양방향 병렬포트 | |
| KR970072844A (ko) | 중앙처리장치의 인터럽트 신호 공급회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |