KR970072844A - 중앙처리장치의 인터럽트 신호 공급회로 - Google Patents
중앙처리장치의 인터럽트 신호 공급회로 Download PDFInfo
- Publication number
- KR970072844A KR970072844A KR1019960013088A KR19960013088A KR970072844A KR 970072844 A KR970072844 A KR 970072844A KR 1019960013088 A KR1019960013088 A KR 1019960013088A KR 19960013088 A KR19960013088 A KR 19960013088A KR 970072844 A KR970072844 A KR 970072844A
- Authority
- KR
- South Korea
- Prior art keywords
- processing unit
- central processing
- signal
- interrupt signal
- supply circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
구성이 단순하고 중앙처리장치의 인터럽트 제어 신뢰성이 높은 회로를 제공하기 위해 상기 중앙처리장치(U3)의 M1신호와 IORQ신호를 논리합하는 오아게이트(U2)와, 1KHz를 클럭으로 하여 상기 오아게이트(U2)의 출력 즉 상기 중앙처리장치의 M1 또 IORQ 신호중 어느 하나의 신호가 발생되더라도 인터럽트 신호를 발생하는 디플립폴롭(U1)으로 구성됨을 특징으로 하고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도.
Claims (1)
- 중앙처리장치(CPU)를 구비한 통신시스템의 인터럽트 발생회로에 있어서, 상기 중앙처리장치(U3)의 M1신호와 IORQ신호를 논리합하는 오아게이트(U2)와, 1KHz를 클럭으로 하여 상기 오아게이트(U2)의 출력 즉, 상기 중앙처리장치의 M1 또 IORQ 신호중 어느 하나의 신호가 발생되더라도 인터럽트 신호를 발생하는 디플립폴롭(U1)으로 구성됨을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960013088A KR100189248B1 (ko) | 1996-04-26 | 1996-04-26 | 중앙처리장치의 인터럽트 신호 공급회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960013088A KR100189248B1 (ko) | 1996-04-26 | 1996-04-26 | 중앙처리장치의 인터럽트 신호 공급회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970072844A true KR970072844A (ko) | 1997-11-07 |
KR100189248B1 KR100189248B1 (ko) | 1999-06-01 |
Family
ID=19456811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960013088A KR100189248B1 (ko) | 1996-04-26 | 1996-04-26 | 중앙처리장치의 인터럽트 신호 공급회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100189248B1 (ko) |
-
1996
- 1996-04-26 KR KR1019960013088A patent/KR100189248B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100189248B1 (ko) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970076193A (ko) | 네트워크 사용중의 절전기능을 갖는 컴퓨터의 절전모드 전환 방법 | |
KR980004074A (ko) | 직접 메모리 접근(dma) 모드를 갖는 단일칩 컴퓨터 시스템 | |
KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
KR970072844A (ko) | 중앙처리장치의 인터럽트 신호 공급회로 | |
KR930005232A (ko) | 반도체 집적회로 | |
KR890012219A (ko) | 컴퓨터 시스템에서의 키보드 선택 방법 및 장치 | |
KR890015530A (ko) | 이중화 프로세서에 있어서 병렬 데이타 통신 제어회로 | |
KR970076175A (ko) | Gpio보드의 내부클럭 분주제어방법 | |
KR950012244A (ko) | 멀티프로세서 시스템의 리셋회로 | |
KR970076173A (ko) | Gpio보드의 클럭발생장치 | |
KR950001588A (ko) | 터치식 음성출력 악기 | |
KR920015199A (ko) | 이중화 프로세서를 이용한 프로세서 고장 방지 시스템 | |
KR920010404A (ko) | Pc 시스템에서 8비트 16비트 변환버스 인터페이스 로직 | |
KR910013276A (ko) | 반도체 집적 회로 장치 | |
KR920000054A (ko) | 입출력 절환장치 | |
KR970024183A (ko) | 집적회로의 동작안전회로 | |
KR970053968A (ko) | 복수개의 전원을 갖는 반도체장치의 esd 방지구조 | |
KR920011109A (ko) | 부스터에 장착되는 에러 판정 및 데이타 송신회로 | |
KR960042398A (ko) | 통신 인터럽트 요구 신호 충돌 방지를 위한 인터페이스 회로 | |
KR910010319A (ko) | 3중 메모리 방법 및 회로 | |
KR870003433A (ko) | 소프트웨어의 무단복제 방지방법 | |
KR910012960A (ko) | 홀드 에크놀리지 신호 동기화회로 | |
KR970076157A (ko) | Gpio보드의 포토제어방법 | |
KR930001576A (ko) | 키보드 컨트롤러용 클럭 발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20021218 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |