KR970057527A - 브이-램을 사용한 보조기억장치의 버퍼 메모리 제어방법 - Google Patents

브이-램을 사용한 보조기억장치의 버퍼 메모리 제어방법 Download PDF

Info

Publication number
KR970057527A
KR970057527A KR1019950056573A KR19950056573A KR970057527A KR 970057527 A KR970057527 A KR 970057527A KR 1019950056573 A KR1019950056573 A KR 1019950056573A KR 19950056573 A KR19950056573 A KR 19950056573A KR 970057527 A KR970057527 A KR 970057527A
Authority
KR
South Korea
Prior art keywords
buffer memory
ram
control method
auxiliary
memory device
Prior art date
Application number
KR1019950056573A
Other languages
English (en)
Other versions
KR100370765B1 (ko
Inventor
김학빈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950056573A priority Critical patent/KR100370765B1/ko
Publication of KR970057527A publication Critical patent/KR970057527A/ko
Application granted granted Critical
Publication of KR100370765B1 publication Critical patent/KR100370765B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

1.청구 범위에 기재된 발명이 속한 기술분야
하드 디스크 드라이브와 같은 보조기억장치의 버퍼 메모리 제어방법에 관한 것으로, 특히 V램을 사용한 보조기억장치의 버퍼 메모리 제어방법에 관한 것이다.
2.발명이 해결하고자 하는 기술적 과제
호스트와 미디어 사이의 데이터 전송속도를 가속화시킬 수 있는 보조기억장치의 버퍼 메모리 제어방법을 제공함에 있다.
3.발명의 해결방법의 요지
V램을 버퍼 메모리로서 사용한 보조기억장치의 버퍼 메모리 제어방법에 있어서, 상기 V램의 시리얼 포트를 호스트 데이터 전송용 입출력 포트로 사용하며 상기 V램의 랜덤 엑세스 포트를 미디어 리드/라이트용 데이터 입출력 포트로 사용하는 것을 특징으로 한다.
4. 발명의 중요한 용도
데이터의 고속처리를 요구하는 하드 디스크 드라이브의 버퍼 메모리 및 그 제제에 사용될 수 있다.

Description

브이-램을 사용한 보조기억장치의 버퍼 메모리 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도 버퍼 메모리로서 D램 혹은 S램을 사용한 디스크 컨트롤러의 개략적인 블럭구성도.

Claims (1)

  1. 듀얼 포트 메모리를 버퍼 메모리로 사용한 보조기억장치의 버퍼 메모리 제어방법에 있어서, 상기 듀얼 포트 메모리의 시리얼 포트를 호스트컴퓨터와의 데이터 전송을 입출력 포트로 사용하며 상기 듀얼 포트 메모리의 랜던 엑세스 포트를 미디어 데이터 전송용 입출력 포트로 사용함을 특징으로 하는 보조기억장치의 버퍼메모리 제어방법.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019950056573A 1995-12-26 1995-12-26 브이-램을 사용한 보조기억 장치의 버퍼 메모리 제어방법 KR100370765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950056573A KR100370765B1 (ko) 1995-12-26 1995-12-26 브이-램을 사용한 보조기억 장치의 버퍼 메모리 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056573A KR100370765B1 (ko) 1995-12-26 1995-12-26 브이-램을 사용한 보조기억 장치의 버퍼 메모리 제어방법

Publications (2)

Publication Number Publication Date
KR970057527A true KR970057527A (ko) 1997-07-31
KR100370765B1 KR100370765B1 (ko) 2003-03-28

Family

ID=37416472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056573A KR100370765B1 (ko) 1995-12-26 1995-12-26 브이-램을 사용한 보조기억 장치의 버퍼 메모리 제어방법

Country Status (1)

Country Link
KR (1) KR100370765B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674972B1 (ko) 2022-01-26 2024-06-14 주식회사 신웅 완충기능을 가지는 방호패널 고정연결구

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307056A (en) * 1991-09-06 1994-04-26 Texas Instruments Incorporated Dynamic memory allocation for frame buffer for spatial light modulator
JP3241769B2 (ja) * 1991-11-29 2001-12-25 財団法人工業技術研究院 ラスター表示装置
JPH06131247A (ja) * 1992-10-16 1994-05-13 Fujitsu Ltd フレームバッファ
US5502837A (en) * 1992-08-11 1996-03-26 Sun Microsystems, Inc. Method and apparatus for clocking variable pixel frequencies and pixel depths in a memory display interface
US5402147A (en) * 1992-10-30 1995-03-28 International Business Machines Corporation Integrated single frame buffer memory for storing graphics and video data
KR940015868A (ko) * 1992-12-30 1994-07-21 김주용 중앙제어 장치의 입출력 포트를 이용한 데이타 읽기/쓰기 회로

Also Published As

Publication number Publication date
KR100370765B1 (ko) 2003-03-28

Similar Documents

Publication Publication Date Title
AU2001287197A1 (en) Memory device having posted write per command
KR20010007493A (ko) 직접 프리페치 및 복원 동작이 가능한 라인 버퍼형 반도체메모리 장치
EP0375121A3 (en) Method and apparatus for efficient dram control
KR890017611A (ko) 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법
KR860000601A (ko) 메모리 액세스 제어 시스템
KR920022290A (ko) 데이타 전송방법 및 반도체 메모리
CA2127947A1 (en) Fully Scalable Memory Apparatus
EP0398189A3 (en) Noncacheable address random access memory
KR930002926A (ko) 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 위한 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR970057527A (ko) 브이-램을 사용한 보조기억장치의 버퍼 메모리 제어방법
KR880011663A (ko) 메모리 관리장치와 이 장치에서 사용하기 위한 방법 및 이 장치를 가지고 있는 시스템
JPH06282983A (ja) メモリ内のデータをアクセスするための方法、メモリシステムおよびメモリ制御システム
KR950009451A (ko) 데이타처리 시스템
JPH0778989B2 (ja) 半導体メモリ装置
JPH02188848A (ja) バッファメモリ方式を使用したデータ処理方式
JPS6422141A (en) Transmission control system
JP2581144B2 (ja) バス制御装置
KR950020057A (ko) 선입력선출력메모리를 2개 이용한 고속 퍼스날컴퓨터 인터페이스 장치
KR950020169A (ko) 캐쉬 모듈을 갖는 입출력 서브 시스템의 캐쉬 데이타 전송 제어 방법
KR940000972A (ko) 메모리 관리 유니트에서의 입출력 버퍼
KR940015866A (ko) 입출력 맵 방식의 인터페이스 장치
JPH0351907A (ja) コンピュータシステム
KR950000312A (ko) 로보트의 제어 방법
KR970049715A (ko) 디램자유접근제어시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee