KR940000972A - 메모리 관리 유니트에서의 입출력 버퍼 - Google Patents
메모리 관리 유니트에서의 입출력 버퍼 Download PDFInfo
- Publication number
- KR940000972A KR940000972A KR1019920009719A KR920009719A KR940000972A KR 940000972 A KR940000972 A KR 940000972A KR 1019920009719 A KR1019920009719 A KR 1019920009719A KR 920009719 A KR920009719 A KR 920009719A KR 940000972 A KR940000972 A KR 940000972A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- management unit
- memory management
- input
- buffers
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
본 발명은 단일 버퍼로 4가지의 캐쉬 메모리 동작 모드를 지원하는 메모리 관리 유니트에서의 입출력 버퍼에 관한 것이다.
본 발명은 상기 목적을 달성하기 위해 메모리 관리 유니트내의 입출력 버퍼가 4가지의 캐쉬 메모리 동작 모드를 지원하기 위해 입력버퍼 및 출력버퍼로 분리설계되지 않고 단일 버퍼에서 동작 모드에 따라 버퍼의 사용영역을 변형하도록 설계한다. 따라서 메모리 관리 유니트(Memoryhfanagement Unit)내의 버퍼 크기를 축소시키면서 버퍼의 효율을 유지할 수 있는 단일버퍼의 설계방법을 제안한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도,
제2도 내지 제3도는 본 발명의 타이밍도.
Claims (2)
- 캐쉬 메모리와 메인 메모리간의 데이타 교환을 지원하는 메모리 관리 유니트 내의 입출력 버퍼 기능을 수행하기 위한 단일 버퍼를 구비하고 있는 것을 특징으로 하는 입출력 버퍼.
- 제1항에 있어서, 상기 단일 버퍼는 제1버퍼 레지스터 그룹(AO 내지 An) 및 제1버퍼 레지스터 그룹(Bl 내지 Bn), 및 상기 각 버퍼 레지스터에 연결된 인에이블 신호 전송라인, 읽기신호 전송라인 및 쓰기 신호 전송라인을 구비하고 있는 것을 특징으로 하는 입출력 버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009719A KR940000972A (ko) | 1992-06-05 | 1992-06-05 | 메모리 관리 유니트에서의 입출력 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009719A KR940000972A (ko) | 1992-06-05 | 1992-06-05 | 메모리 관리 유니트에서의 입출력 버퍼 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940000972A true KR940000972A (ko) | 1994-01-10 |
Family
ID=67296606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009719A KR940000972A (ko) | 1992-06-05 | 1992-06-05 | 메모리 관리 유니트에서의 입출력 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940000972A (ko) |
-
1992
- 1992-06-05 KR KR1019920009719A patent/KR940000972A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950024323A (ko) | 캐시라인 리프레이스장치 및 방법 | |
| DE69230134D1 (de) | Dynamisches hochleistungsspeichersystem | |
| KR860000601A (ko) | 메모리 액세스 제어 시스템 | |
| KR910003498A (ko) | 마이크로 프로세서 | |
| KR910005154A (ko) | 파이프라인된 기록버퍼 레지스터 | |
| KR890017615A (ko) | 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템 | |
| KR960042730A (ko) | 반도체기억장치 | |
| KR19990023186A (ko) | 반도체 메모리, 반도체 메모리의 데이타 판독 방법 및 기록방법 | |
| KR920004946A (ko) | Vga의 입출력 포트 액세스 회로 | |
| US5212781A (en) | Secondary cache control for a computer system | |
| KR940000972A (ko) | 메모리 관리 유니트에서의 입출력 버퍼 | |
| KR920010446A (ko) | 고속 페이지 모드 선택을 위한 방법 및 장치 | |
| KR910020552A (ko) | 개선된 현 윈도우 캐시용 방법 및 장치 | |
| KR100299179B1 (ko) | 고속동작용반도체메모리소자 | |
| KR950024080A (ko) | 멀티프로세서 시스템의 캐쉬 데이타 전송장치 | |
| KR960015232A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
| KR970029782A (ko) | 스태틱램 | |
| KR930001217A (ko) | 반도체 기억장치 | |
| JPS57207942A (en) | Unpacking circuit | |
| KR940022251A (ko) | 운영체제 명령어의 구현방법 | |
| KR960706678A (ko) | 전계 메모리에 관련된 개선물(improvements in or relating to field memories) | |
| KR940007683A (ko) | 외부 멀티뱅크형 캐쉬메모리 장치 및 그 제어방법 | |
| KR970029028A (ko) | 디지털 시그널 프로세서 | |
| JPH0554637A (ja) | ダイナミツクｒａｍ | |
| JPS6061851A (ja) | 入出力処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |