KR970055562A - 디지탈 서비스 유니트(dsu) 클럭 발생회로 - Google Patents

디지탈 서비스 유니트(dsu) 클럭 발생회로 Download PDF

Info

Publication number
KR970055562A
KR970055562A KR1019950053365A KR19950053365A KR970055562A KR 970055562 A KR970055562 A KR 970055562A KR 1019950053365 A KR1019950053365 A KR 1019950053365A KR 19950053365 A KR19950053365 A KR 19950053365A KR 970055562 A KR970055562 A KR 970055562A
Authority
KR
South Korea
Prior art keywords
clock
service unit
dsu
generation circuit
digital service
Prior art date
Application number
KR1019950053365A
Other languages
English (en)
Other versions
KR100258987B1 (ko
Inventor
최재일
Original Assignee
정장호
Lg 정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, Lg 정보통신주식회사 filed Critical 정장호
Priority to KR1019950053365A priority Critical patent/KR100258987B1/ko
Publication of KR970055562A publication Critical patent/KR970055562A/ko
Application granted granted Critical
Publication of KR100258987B1 publication Critical patent/KR100258987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 64K×N 데이타를 서비스할 수 있는 장치에서 생성된 클럭을 이용하여 56K군의 서비스에 적합하도록 한 디지탈 서비스 유니트의 클럭 발생회로에 관한 것이다.
종래 기술은 56K군의 PLL과 64K군의 PLL을 별도로 분리 구성함으로써 회로가 복잡하여 설계가 용이하지 못함은 물론 제품 코스트가 상승되는 문제점이 있었다.
이를 개선코자하여 본 발명은 56K×N PLL 회로를 별도로 구성하지 않고도 기준의 PLL을 이용하여 56K×N 클럭을 생성할 수 있도록 한 것이다.

Description

디지탈 서비스 유니트(DSU)클럭 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 클럭 발생회로의 블럭 구성도.

Claims (2)

  1. 소정클럭(32.768MHZ)을 입력받아 128/21로 분주하여 소정클럭(5.376MHZ)을 생성하는 제1분주회로(10)와 상기 제1분주회로(10)로부터 소정클럭(5.376MHZ)을 입력받아 56K×N클럭을 생성하는 다수의 제2내지 제19분주회로(11~19)로 구성된 것을 특징으로 하는 디지탈 서비스 유니트(DSU)클럭 발생회로,
  2. 제1항에 있어서 상기 제1분주회로(10)는 소정클럭(32.768MHZ)을 인버터(IN1)를 거쳐서 27승 분주하여 소정클럭(256K)을 생성하는 제20분주회로(101)와 상기 제20분주회로(101)에서 출력되는 소정클럭(256K)을 입력받아 제1 디 플립플롭(102), 익스클루시브 오어게이트(EX1, EX2) 및 인버터(IN2)로 구성되어 2분주 카운터로 동작하고 제2, 제3 디 플립플롭(103,104), 앤드게이트(A1) 및 인버터(IN3)로 구성되어 3분주 카운터로 동작하여 소정클럭(5.376MHZ)을 출력하도록 구성된 것을 특징으로 하는 디지탈 서비스 유니트(DSU)클럭 발생회로,
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053365A 1995-12-21 1995-12-21 디지탈 서비스 유닛의 클럭신호 발생회로 KR100258987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053365A KR100258987B1 (ko) 1995-12-21 1995-12-21 디지탈 서비스 유닛의 클럭신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053365A KR100258987B1 (ko) 1995-12-21 1995-12-21 디지탈 서비스 유닛의 클럭신호 발생회로

Publications (2)

Publication Number Publication Date
KR970055562A true KR970055562A (ko) 1997-07-31
KR100258987B1 KR100258987B1 (ko) 2000-06-15

Family

ID=19442311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053365A KR100258987B1 (ko) 1995-12-21 1995-12-21 디지탈 서비스 유닛의 클럭신호 발생회로

Country Status (1)

Country Link
KR (1) KR100258987B1 (ko)

Also Published As

Publication number Publication date
KR100258987B1 (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR920001518A (ko) 반도체 집적회로
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR960024984A (ko) 동기식 메모리장치의 데이타신호 분배회로
TW359823B (en) Clocking scheme
KR920003658A (ko) 논리비교회로
KR950029904A (ko) 클럭 신호 발생 방법 및 장치
KR970055562A (ko) 디지탈 서비스 유니트(dsu) 클럭 발생회로
KR960042740A (ko) 고속 카운터 회로
KR960036681A (ko) 블럭킹 현상을 제거하기 위한 움직임 보상장치
KR960018906A (ko) 내부 어드레스 발생 장치
KR910017772A (ko) 전자식 인버터의 주파수 제어 방법 및 장치
KR930014509A (ko) 저주파수 발진기를 이용한 고해상도 비디오 신호 처리장치
KR970008883A (ko) 인버터에서의 데드(Dead) 타임 발생회로
KR970051184A (ko) 셀프-리프레쉬 주기 발생장치
KR960009398A (ko) 동기식 클럭 발생회로
KR960032883A (ko) 자동 뮤팅 발생회로
KR970051268A (ko) 반도체 메모리 장치의 내부 클럭 발생 회로
KR100206888B1 (ko) 마스크롬의 내부제어신호 발생회로
KR980007674A (ko) 디지탈 케이블티브이(catv)시스템의 상향채널 할당장치
KR970022730A (ko) 고속 가산 회로
KR940003188A (ko) 동기식 카운터회로
KR960042337A (ko) 차수 변경이 가능한 선형 궤환 시프트 레지스터를 이용한 난수 생성장치
KR970066587A (ko) 복수 기준 발진기용 타이밍 발생기
KR910013706A (ko) 광대역 선속비례 시간펄스 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee