KR970054126A

KR970054126A - Capacitor manufacturing method

Info

Publication number: KR970054126A
Application number: KR1019950066923A
Authority: KR
Inventors: 신중현
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1997-07-31

Abstract

제작이 용이하고 반도체 장치의 신뢰성을 높일 수 있는 커패시터의 제조 방법을 제공한다. 본 발명은 스토리지 전극·유전체막 및 플레이트 전극을 구비하는 커패시터 제조방법에 있어서, 상기 스토리지 전극은 도전 물질층 위에 스토리지 패턴을 형성하는 단계와, 상기 스토리지 패턴의 측벽에 제1스페이서를 형성하는 단계와, 상기 스토리지 패턴의 측벽에 제1스페이서 옆에 제2스페이서를 형성하는 단계와, 상기 스토리지 패턴, 제1스페이서 및 제2스페이서를 식각 마스크로하여 상기 도전 물질층을 이방성 식각하는 단께와, 상기 제1스페이서를 제거하는 단계와 상기 스토리지 패턴 및 상기 제2스페이서를 마스크로 상기 전 물질층의 일부를 식각하는 단계와 상기 제2스페이서 및 상기 스토리지 패턴을 제거하는 단계로 형성한다. 본 별명에 의해서 커패시터의 정전 용량을 증가시킨 커패시터를 제공한다. 그리고, 본발명에 의한 커패시터 제조 방법에서 상기 도전 물질층 패턴을 형성하기 위한 식각을 충분한 실시할 수 있는장점을 가지기 때문에 식각 후에 잔여물이 남지 않게 된다.Provided are a method of manufacturing a capacitor that can be easily manufactured and can increase the reliability of a semiconductor device. The present invention provides a capacitor manufacturing method including a storage electrode, a dielectric layer, and a plate electrode, wherein the storage electrode comprises: forming a storage pattern on a conductive material layer; forming a first spacer on a sidewall of the storage pattern; Forming a second spacer next to a first spacer on a sidewall of the storage pattern, anisotropically etching the conductive material layer using the storage pattern, the first spacer, and the second spacer as an etch mask, and forming the second spacer. Removing one spacer, etching the portion of the entire material layer using the storage pattern and the second spacer as a mask, and removing the second spacer and the storage pattern. This alias provides a capacitor that increases the capacitance of the capacitor. In addition, in the method of manufacturing a capacitor according to the present invention, since the etching for forming the conductive material layer pattern is sufficiently performed, no residue remains after etching.

Description

Capacitor Manufacturing Method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2A도 내지 제2H도는 본 발명에 의한 반도체 메모리 장치의 커패시터 제조방법의 실시예를 성명하기 위한 단면도들이다.2A to 2H are cross-sectional views for describing an embodiment of a capacitor manufacturing method of a semiconductor memory device according to the present invention.

Claims

In the capacitor manufacturing method comprising a storage electrode, a dielectric film and a plate electrode, the method of forming the storage electrode, the step of depositing an interlayer insulating layer on a semiconductor substrate, a contact window to the interlayer insulating layer using a photolithography process Forming a conductive material layer on the interlayer insulating layer, the conductive material layer contacting the semiconductor substrate through a contact window, forming a storage pattern as the first material layer on the conductive material layer, and sidewalls of the storage pattern. Forming a first spacer on the sidewall of the storage pattern, forming a second spacer on the sidewall of the storage pattern by using a third material layer next to the first spacer, the storage pattern, the first spacer, and the first spacer. Anisotropically etching the conductive material layer by using a spacer as an etching mask; Removing the first spacer; Etching a portion of the conductive material layer using the storage pattern and the second spacer as a mask; And removing the second spacer and the storage pattern.

The method of claim 1, wherein the first material layer and the third material layer are silicon oxide films.

The method of claim 1, wherein the second material layer is a silicon nitride film.

※ Note: The disclosure is based on the initial application.