KR970018586A - Capacitor Manufacturing Method of Semiconductor Device - Google Patents

Capacitor Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR970018586A
KR970018586A KR1019950032911A KR19950032911A KR970018586A KR 970018586 A KR970018586 A KR 970018586A KR 1019950032911 A KR1019950032911 A KR 1019950032911A KR 19950032911 A KR19950032911 A KR 19950032911A KR 970018586 A KR970018586 A KR 970018586A
Authority
KR
South Korea
Prior art keywords
spacer
forming
conductive layer
interlayer insulating
photoresist pattern
Prior art date
Application number
KR1019950032911A
Other languages
Korean (ko)
Inventor
김병철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950032911A priority Critical patent/KR970018586A/en
Publication of KR970018586A publication Critical patent/KR970018586A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

스토리지(storage) 전극의 면적을 용이하게 증가하게 증가할 수 있는 반도체 장치의 커패시터 제조 방법에 관하여 개시한다. 본 발명은 스페이서를 이용하여 스토리지 전극의 형태를 변형시켜서, 커패시터의 정전 용량을 증가시킨다. 따라서 본 발명의 커패시터는 고집적 반도체 장치의 메모리 커패시터에 유용하다.Disclosed is a method of manufacturing a capacitor of a semiconductor device capable of easily increasing the area of a storage electrode. The present invention uses spacers to modify the shape of the storage electrode, thereby increasing the capacitance of the capacitor. Thus, the capacitor of the present invention is useful for memory capacitors of highly integrated semiconductor devices.

Description

반도체장치의 커패시터 제조방법Capacitor Manufacturing Method of Semiconductor Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제8도 내지 제12도는 본 발명의 제1실시예에 따라 변형된 형태의 스토리지 전극을 가지는 반도체 장치의 커패시터 제조 방법을 보여주는 단면도들이다.8 through 12 are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device having a storage electrode having a modified shape according to the first embodiment of the present invention.

Claims (3)

스토지리 전극 · 유전체막 및 플레이트 전극을 구비하는 커패시터 제조방법에 있어서, 상기 스토리지 전극을 형성하는 방법은, 반도체 기판에 층간 절연막을 증착하는 단계; 사진 식각 공정을 이용하여 상기 층간 절연층에 상기 반도체 기판의 표면을 대기중에 노출하는 접촉창을 형성하는 단계; 층간 절연층을 통하여 상기 반도체 기판에 접촉하는 도전층을 상기 층간 절연층 위에 형성하는 단계; 상기 도전층 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 측벽에 제1스페이서를 형성하는 단계; 상기 제1스페이서 및 상기 포토레지스트 패턴을 마스크로 상기 도전층의 일부분만 식각하는 단계; 상기 제1스페이서의 측벽이 제2스페이서를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 제1스페이서 및 상기 제2스페이서를 마스크로 상기 도전층을 식각하는 단계; 및 상기 제1스페이서 및 제2스페이서를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.A capacitor manufacturing method comprising a storage electrode, a dielectric film and a plate electrode, the method of forming the storage electrode comprising: depositing an interlayer insulating film on a semiconductor substrate; Forming a contact window on the interlayer insulating layer to expose the surface of the semiconductor substrate to the atmosphere using a photolithography process; Forming a conductive layer on the interlayer insulating layer, the conductive layer contacting the semiconductor substrate through an interlayer insulating layer; Forming the conductive layer photoresist pattern; Forming a first spacer on sidewalls of the photoresist pattern; Etching only a portion of the conductive layer using the first spacer and the photoresist pattern as a mask; Sidewalls of the first spacer forming a second spacer; Removing the photoresist pattern; Etching the conductive layer using the first spacer and the second spacer as a mask; And removing the first spacer and the second spacer. 스토지리 전극 · 유전체막 및 플레이트 전극을 구비하는 커패시터 제조방법에 있어서, 상기 스토리지 전극을 형성하는 방법은, 반도체 기판에 층간 절연막을 증착하는 단계; 사진 식각 공정을 이용하여 상기 층간 절연층에 상기 반도체 기판의 표면을 대기중에 노출하는 접촉창을 형성하는 단계; 층간 절연층을 통하여 상기 반도체 기판에 접촉하는 도전층을 상기 층간 절연층 위에 형성하는 단계; 상기 도전층 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 측벽에 스페이서를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 스페이서를 마스크로 상기 도전층을 상기 접촉창의 내부의 깊이까지 식각하는 단계; 상기 스페이서를 제거하는 단계; 및 상기 접촉창의 내벽에 도전층 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.A capacitor manufacturing method comprising a storage electrode, a dielectric film and a plate electrode, the method of forming the storage electrode comprising: depositing an interlayer insulating film on a semiconductor substrate; Forming a contact window on the interlayer insulating layer to expose the surface of the semiconductor substrate to the atmosphere using a photolithography process; Forming a conductive layer on the interlayer insulating layer, the conductive layer contacting the semiconductor substrate through an interlayer insulating layer; Forming the conductive layer photoresist pattern; Forming a spacer on sidewalls of the photoresist pattern; Removing the photoresist pattern; Etching the conductive layer to a depth inside the contact window using the spacer as a mask; Removing the spacers; And forming a conductive layer spacer on an inner wall of the contact window. 스토지리 전극 · 유전체막 및 플레이트 전극을 구비하는 커패시터 제조방법에 있어서, 상기 스토리지 전극을 형성하는 방법은, 반도체 기판에 층간 절연막을 증착하는 단계; 사진 식각 공정을 이용하여 상기 층간 절연층에 상기 반도체 기판의 표면을 대기중에 노출하는 접촉창을 형성하는 단계; 층간 절연층을 통하여 상기 반도체 기판에 접촉하는 도전층을 상기 층간 절연층 위에 형성하는 단계; 상기 도전층 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 측벽에 제1스페이서를 형성하는 단계; 상기 제1스페이서 및 상기 포토레지스트 패턴을 마스크로 상기 도전층의 일부분만 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 제1스페이서의 측벽이 제2스페이서를 형성하는 단계; 상기 제1스페이서를 제거하는 단계; 상기 제2스페이서를 마스크로 상기 도전층을 식각하는 단계; 및 상기 제2스페이서를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.A capacitor manufacturing method comprising a storage electrode, a dielectric film and a plate electrode, the method of forming the storage electrode comprising: depositing an interlayer insulating film on a semiconductor substrate; Forming a contact window on the interlayer insulating layer to expose the surface of the semiconductor substrate to the atmosphere using a photolithography process; Forming a conductive layer on the interlayer insulating layer, the conductive layer contacting the semiconductor substrate through an interlayer insulating layer; Forming the conductive layer photoresist pattern; Forming a first spacer on sidewalls of the photoresist pattern; Etching only a portion of the conductive layer using the first spacer and the photoresist pattern as a mask; Removing the photoresist pattern; Sidewalls of the first spacer forming a second spacer; Removing the first spacer; Etching the conductive layer using the second spacer as a mask; And removing the second spacer.
KR1019950032911A 1995-09-29 1995-09-29 Capacitor Manufacturing Method of Semiconductor Device KR970018586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032911A KR970018586A (en) 1995-09-29 1995-09-29 Capacitor Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032911A KR970018586A (en) 1995-09-29 1995-09-29 Capacitor Manufacturing Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR970018586A true KR970018586A (en) 1997-04-30

Family

ID=66616033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032911A KR970018586A (en) 1995-09-29 1995-09-29 Capacitor Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR970018586A (en)

Similar Documents

Publication Publication Date Title
KR970024206A (en) A method for manufacturing a capacitor of a semiconductor memory device.
KR970018586A (en) Capacitor Manufacturing Method of Semiconductor Device
KR950007098A (en) DRAM cell manufacturing method
KR950026042A (en) Multilayer Capacitor Manufacturing Method
KR100382536B1 (en) Capacitor structure and manufacturing method thereof
KR970013362A (en) Method of manufacturing capacitors in semiconductor devices
KR970054008A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026870A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960032747A (en) Capacitor Formation Method of Semiconductor Device
KR970054126A (en) Capacitor manufacturing method
KR960006001A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960006028A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960005991A (en) Capacitor of semiconductor device and manufacturing method thereof
KR970018581A (en) Method of fabricating capacitor of semiconductor device
KR960026793A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970013348A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970053940A (en) Method for forming storage electrode of semiconductor device
KR970013354A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026795A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970054549A (en) Capacitor Manufacturing Method of Semiconductor Device
KR980006350A (en) Method for manufacturing capacitor of semiconductor device
KR960026819A (en) Method for manufacturing storage electrode of semiconductor device
KR970072419A (en) Method of manufacturing capacitor
KR960026856A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960005992A (en) Capacitor Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid