KR970054018A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR970054018A KR970054018A KR1019950051505A KR19950051505A KR970054018A KR 970054018 A KR970054018 A KR 970054018A KR 1019950051505 A KR1019950051505 A KR 1019950051505A KR 19950051505 A KR19950051505 A KR 19950051505A KR 970054018 A KR970054018 A KR 970054018A
- Authority
- KR
- South Korea
- Prior art keywords
- field oxide
- oxide film
- insulating film
- semiconductor substrate
- region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 필드산화막상에 절연막을 이용한 캡핑막을 형성하여 커패시터 하부전극을 접속시키기 위한 콘택홀을 형성하는 공정에서 오정렬로 인해 필드산화막이 과식각되어도 커패시터 하부전극이 단락되는 것을 방지할 수 있는 반도체장치 및 그 제조방법에 관한 것으로, 제1실시예에 따른 반도체장치는, 웰 영역이 정의된 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막과; 상기 필드산화막상에 형성된 절연막 패턴과; 상기 필드산화막과 필드산화막 사이의 활성영역상에 형성된 불순물 영역과; 커패시터 하부 전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판상에 형성된 층간절연막과; 상기 불순물 영역상의 상기 콘택홀을 충전하면서 상기 충간절연막상에 형성된 커패시터의 하부전극을 포함하는 구조를 갖고, 이와같은 구조를 갖는 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈을 산화막으로 충전하여 활성영역과 비활성영역을 정의하는 필드산화막을 형성하는 공정과; 상기 필드산화막을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하는 공정과; 상기 반도체 기판의 표면이 드러날 때까지 상기 절연막을 평탄화하여 상기 필드산화막을 절연막 패턴으로 캡핑하는 공정과; 상기 반도체 기판상에 불순물 이온을 주입하여 상기 필드산화막간의 활성영역상에 불순물 영역을 형성하는 공정과; 상기 절연막 패턴과 상기 불순물 영역을 포함하여 상기 반도체 기판상에 콘택홀을 갖는 층간절연막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막상에 커패시터의 하부 전극을 형성하는 공정을 포함하고 있다. 그리고, 제2실시예에 따른 반도체 장치는 웰 영역이 정의된 반도체 기판과; 상기 반도체 기판상에 활성영역과 비활성 영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막과; 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지부분에 형성된 절연막 스페이서와; 상기 필드산화막과 필드산화막 사이의 활성영역상에 형성된 불순물 영역과; 커패시터 하부전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판상에 형성된 층간절연막과; 상기 불순물 영역상의 상기 콘택홀을 충전하면서 상기 층간절연막상에 형성된 커패시터의 하부전극을 포함하는 구조를 갖고, 이와같은 구조를 갖는 반도체장치의 제조방법은, 웰 영역이 정의된 반도체 기판상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈을 산화막으로 충전하여 활성영역과 비활성영역을 정의하는 필드산화막을 형성하는 공정과; 상기 필드산화막을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막을 포함하여 상기 반도체 기판상에 절연막을 형성하는 공정과; 상기 절연막을 상기 반도체 기판의 표면이 드러날 때까지 에치백하여 상기 필드산화막상의 양측, 즉 상기 활성영역의 에지 부분에 절연막 스페이서를 형성하는 공정과; 상기 반도체 기판상에 불순물 이온을 주입하여 상기 필드산화막간의 활성영역상에 불순물 영역을 형성하는 공정과; 상기 필드산화막과 상기 불순물 영역을 포함하여 상기 반도체 기판상에 콘택홀을 갖는 층간절연막을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막상에 커패시터의 하부전극을 형성하는 공정을 포함하고 있다. 이와같은 장치 및 방법에 의해서, 커패시터의 하부전극이 접속될 콘택홀을 형성하는 포토리소그라피 공정에서 오정렬이 발생하여 소자분리영역의 역할을 맡는 필드산화막이 과식각되더라도, 상기 커패시터의 하부전극과 상기 반도체 기판의 웰 영역이 단락되는 것을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 반도체장치의 구조를 보여주고 있는 도면.
Claims (14)
- 반도체장치에 있어서, 웰 영역(12)이 정의된 반도체 기판(10)과; 상기 반도체 기판(10)상에 활성영역과 비활성 영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막(14a)과; 상기 필드산화막(14a)상에 형성된 절연막 패턴(17a)과; 상기 필드산화막(14a)과 필드산화막(14a)사이의 활성영역상에 형성된 불순물 영역(16)과; 커패시터 하부전극이 접속될 상기 불순물 영역(16)상에 콘택홀을 갖도록 상기 반도체 기판(10)상에 형성된 층간절연막(18)과; 상기 불순물 영역(116)상의 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 형성된 커패시터의 하부전극(20)을 포함하는 구조를 갖는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 필드산화막(14a)의 상부 표면은 상기 불순물 영역(16)의 상부 표면에 비해 상대적으로 낮은 높이를 갖도록 형성되는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 필드산화막(14a)상의 절연막 패턴(17a)의 상부 표면은 상기 불순물 영역(16)의 상부 표면과 같은 높이의 범위에서 형성되는 것을 특징으로 하는 반도체장치.
- 반도체장치의 제조방법에 있어서, 웰 영역(12)이 정의된 반도체 기판(10)상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈에 산화막을 충전시켜 활성영역과 비활성영역을 정의하는 필드산화막(14)을 형성하는 공정과; 상기 필드산화막(914)을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막(14a)을 포함하여 상기 반도체 기판(10)상에 절연막(17)을 형성하는 공정과; 상기 반도체 기판(10)의 표면이 드러날 때까지 상기 절연막(17)을 평탄화하여 상기 필드산화막(14a)을 절연막패턴(17a)으로 캡핑하는 공정과; 상기 반도체 기판(10)상에 불순 이온을 주입하여 상기 필드산화막(14a)간의 활성영역상에 불순물 영역(16)을 형성하는 공정과; 상기 절연막 패턴(17a)과 상기 불순물 영역(16)을 포함하여 상기 반도체 기판(10)상에 콘택홀을 갖는 층간절연막(18)을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 커패시터의 하부전극(20)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 절연막(17)의 평탄화 공정은 CMP에 의해 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 절연막(17)은 SiN으로 형성되고, 상기 층간절연막(18)은 산화막으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 필드산화막(14)은 약 500-700Å 정도의 범위내에서 식각되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제4항에 있어서, 상기 절연막(17)은 약 600-800Å 정도의 범위내에서 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체장치에 있어서, 웰 영역(12)이 정의된 반도체 기판(10)과; 상기 반도체 기판(10)상에 활성영역과 비활성영역을 정의하도록 소정의 간격을 두고 형성된 필드산화막(14a)과; 상기 필드산화막(14a)상의 양측, 즉 상기 활성영역의 에지 부분에 형성된 절연막 스페이서(17b)와; 상기 필드산화막(14a)과 필드산화막(14a)사이의 활성영역상에 형성된 불순물 영역(16)과; 커패시터 하부전극이 접속될 상기 불순물 영역상에 콘택홀을 갖도록 상기 반도체 기판(10)상에 형성된 층간절연막(18)과; 상기 불순물 영역(16)상의 상기 콘택홀을 충전하면서 상기 층간절연막(118)상에 형성된 커패시터의 하부전극(20)을 포함하는 구조를 갖는 것을 특징으로 하는 반도체장치.
- 제9항에 있어서, 상기 필드산화막(14a)의 상부 표면은 상기 불순물 영역(16)의 상부 표면에 비해 상대적으로 낮은 높이를 갖도록 형성되는 것을 특징으로 하는 반도체장치.
- 반도체장치의 제조방법에 있어서, 웰 영역(12)이 정의된 반도체 기판(10)상에 트렌치형 홈을 형성하는 공정과; 상기 트렌치형 홈에 산화막을 충전시켜 활성영역과 비활성영역을 정의하는 필드산화막(14)을 형성하는 공정과; 상기 필드산화막(14)을 소정의 두께로 식각하는 공정과; 상기 소정의 두께로 식각된 필드산화막(14a)을 포함하여 상기 반도체 기판(10)상에 절연막(17)을 형성하는 공정과; 상기 절연막(17)을 상기 반도체 기판(10)의 표면이 드러날 때까지 에치백하여 상기 필드산화막(14a)상의 양측, 즉 상기 활성영역의 에지 부분에 절연막 스페이서(17b)를 형성하는 공정과; 상기 반도체 기판(10)상에 불순물 이온을 주입하여 상기 필드산화막(14a)간의 활성영역상에 불순물 영역(16)을 형성하는 공정과; 상기 필드산화막(14a)과 상기 불순물 영역(16)을 포함하여 상기 반도체 기판(10)상에 콘택홀을 갖는 층간절연막(18)을 형성하는 공정과; 상기 콘택홀을 충전하면서 상기 층간절연막(18)상에 커패시터의 하부전극(20)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 절연막(17)은 SiN으로 형성되고, 상기 층간절연막(18)은 산화막으로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 필드산화막(14)은 약 500-700Å 정도의 범위내에서 식각되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제11항에 있어서, 상기 절연막(17)은 약 600-800Å 정도의 범위내에서 형성되는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051505A KR0167455B1 (ko) | 1995-12-18 | 1995-12-18 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950051505A KR0167455B1 (ko) | 1995-12-18 | 1995-12-18 | 반도체장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054018A true KR970054018A (ko) | 1997-07-31 |
| KR0167455B1 KR0167455B1 (ko) | 1999-01-15 |
Family
ID=19441106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950051505A KR0167455B1 (ko) | 1995-12-18 | 1995-12-18 | 반도체장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0167455B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102014197B1 (ko) | 2012-10-25 | 2019-08-26 | 삼성전자주식회사 | 반도체 장치 및 이의 형성 방법 |
-
1995
- 1995-12-18 KR KR1019950051505A patent/KR0167455B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0167455B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292940B1 (ko) | 디램 셀 캐패시터의 제조 방법 | |
| US5874330A (en) | Method for fabricating semiconductor device | |
| KR970054018A (ko) | 반도체장치 및 그 제조방법 | |
| KR20040010060A (ko) | 반도체 장치의 제조 방법 | |
| KR100502421B1 (ko) | 수직형 트랜지스터 구조 및 그 형성방법 | |
| KR100292941B1 (ko) | 디램셀커패시터의제조방법 | |
| KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100219549B1 (ko) | 랜딩 패드를 갖는 반도체 소자의 제조방법 | |
| KR19990076226A (ko) | 디램 셀 커패시터의 제조 방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| KR0166491B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100477786B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR0166030B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0168523B1 (ko) | 반도체장치의 제조방법 | |
| KR100268806B1 (ko) | 반도체소자및그제조방법 | |
| KR19990018373A (ko) | 랜딩 패드를 이용한 반도체소자의 콘택 형성방법 | |
| KR0166031B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100191779B1 (ko) | 반도체 장치의 소자 분리용 트랜치 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR970005703B1 (ko) | 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| KR20000003877A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR100291824B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR0130545B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100422362B1 (ko) | 반도체소자의제조방법 | |
| KR19980057104A (ko) | 반도체 장치의 전하저장 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |