KR970051363A - 불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램 동작 방법 - Google Patents

불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램 동작 방법 Download PDF

Info

Publication number
KR970051363A
KR970051363A KR1019950054752A KR19950054752A KR970051363A KR 970051363 A KR970051363 A KR 970051363A KR 1019950054752 A KR1019950054752 A KR 1019950054752A KR 19950054752 A KR19950054752 A KR 19950054752A KR 970051363 A KR970051363 A KR 970051363A
Authority
KR
South Korea
Prior art keywords
chip
blocks
memory device
program
erase
Prior art date
Application number
KR1019950054752A
Other languages
English (en)
Other versions
KR100200921B1 (ko
Inventor
최병순
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950054752A priority Critical patent/KR100200921B1/ko
Publication of KR970051363A publication Critical patent/KR970051363A/ko
Application granted granted Critical
Publication of KR100200921B1 publication Critical patent/KR100200921B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
전기적으로 소거 및 프로그램 가능 불휘발성 반도체 메모리장치의 칩 프로그램 및 칩 소거 동작 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거 동작시의 워드라인과 비트라인 사이의 쇼트에 따른 패일을 구제하기 위한 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
반도체 기판 상에 형성된 평행한 비트라인들과, 상기 반도체 기판에 형성디고 매트릭스 형식으로 배열되고 워드라인과 접속된 메모리 셀들을 가지는 다수의 스트링으로 이루어진 메모리 블럭들과, 다수개의 리던던시부를 가지는 불휘발성 반도체 메모리 장치에 특정한 회수의 프로그램 및 소거동작을 실시하는 불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거의 동작 방법에 있어서, 상기 메모리 블럭들을 모두 블럭 소거시키고, 리던던시 선택 모오드로 리이드하고 프로그램 할 수 있는 상기 리던던시부들을 선택하여 특정 리던던시부들만 소거시키는 제1과정과, 상기 메모리 블럭들 및 리던던시 블럭들을 모두 소거검증을 수행시키는 제2과정과, 상기 메모리 블럭들의 좌우에 각기 상기 워드라인에 의해 연결되고 특정 워드라인을 선택하기 위한 디코더 블럭들에 저장수단을 두어 상기 소거검증을 통한 블럭들이 소거도니 경우에는 상기 저장수단에 세팅하여 블럭을 선택하고, 소거가 되지 않은 경우에는 상기 저장수단에 리세트하여 불럭을 비선택시켜 상기 칩 프로그램 및 칩 소거의 동작을 수행할 때 소거가 도니 블럭들만 선택시키는 제3과정을 가지는 것을 특징으로 한다.
4. 발명의 중요한 용도
불휘발성 반도체 메모리장치의 칩 프로그램 및 칩 소거 동작 방법에 적합하게 이용된다.
※ 선택도 : 제2도, 제3도

Description

불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램 동작 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 불휘발성 반도체 메모리 장치의 개략적인 블럭을 보인 도면,
제2도는 제1도의 제1디코더(10)의 회로를 보인 도면,
3도는 제1도의 제3디코더(11)의 회로를 보인 도면,
4도는 본 발명의 일실시예에 따른 페이리 버퍼의 회로를 보인 도면.

Claims (3)

  1. 반도체 기판 상에 형성된 평행한 비트라인들과, 상기 반도체 기판에 형성되고 매트릭스 형식으로 배열되고 워드라인과 접속된 메모리 셀들을 가지는 다수의 스트링으로 이루어진 메모리 블럭들과, 다수개의 리던던시부를 가지는 불휘발성 반도체 메모리 장치에 특정한 회수의 프로그램 및 소거동작을 실시하는 불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거의 동작 방법에 있어서, 상기 메모리 블럭들을 모두 블럭 소거시키고, 리던던시 선택 모오드로 리이드하고 프로그램 할 수 있는 상기 리던던시부들을 선택하여 특정 리던던시부들만 소거시키는 제1과정과, 상기 메모리 블럭들 및 리던던시 블럭들을 모두 소거검증을 수행시키는 제2과정과; 상기 메모리 블럭들의 좌우에 각기 상기 워드라인에 의해 연결되고 특정 워드라인을 선택하기 위한 디코더 블럭들에 저장수단을 두어 상기 소거검증을 통한 블럭들이 소거된 경우에는 상기 저장수단에 세팅하여 블럭을 선택하고, 소거가 되지 않은 경우에는 상기 저장수단에 리세트하여 불럭을 비선택시켜 상기 칩 프로그램 및 칩 소거의 동작을 수행할 때 소거가 된 블럭들만 선택시키는 제3과정을 가지는 것을 특징으로 하는 불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거 동작 방법.
  2. 제1항에 있어서; 상기 저장수단은 두개의 인버터가 래치형으로 배열되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거 동작 방법.
  3. 반도체 기판 상에 형성된 평행한 비트라인들과, 상기 반도체 기판에 형성되고 매트릭스 형식으로 배열되고 워드라인과 접속된 메모리 셀들을 가지는 다수의 스트링으로 이루어진 메모리 블럭들과, 다수개의 리던던시부를 가지는 불휘발성 반도체 메모리 장치에 특정한 회수의 프로그램 및 소거동작을 실시하는 불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거의 동작 방법에 있어서; 블럭 소거의 검증의 결과에 따라 결함이 있는 메모리 셀 블럭만 제외한 나머지의 블럭에 특정한 회수의 프로그램 및 소거동작을 실시하는 불휘발성 반도체 메모리 장치의 칩 프로그램 및 칩 소거의 동작 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054752A 1995-12-22 1995-12-22 불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램동작방법 KR100200921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054752A KR100200921B1 (ko) 1995-12-22 1995-12-22 불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054752A KR100200921B1 (ko) 1995-12-22 1995-12-22 불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램동작방법

Publications (2)

Publication Number Publication Date
KR970051363A true KR970051363A (ko) 1997-07-29
KR100200921B1 KR100200921B1 (ko) 1999-06-15

Family

ID=19443311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054752A KR100200921B1 (ko) 1995-12-22 1995-12-22 불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램동작방법

Country Status (1)

Country Link
KR (1) KR100200921B1 (ko)

Also Published As

Publication number Publication date
KR100200921B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US9582191B2 (en) Memory block quality identification in a memory
US8046646B2 (en) Defective memory block identification in a memory device
US7162668B2 (en) Memory with element redundancy
KR960032496A (ko) 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로
US5930169A (en) Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same
KR100935889B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
KR950020748A (ko) 반도체 기억장치
US7437625B2 (en) Memory with element redundancy
JP2619170B2 (ja) 半導体メモリ及びその試験方法
US7640465B2 (en) Memory with element redundancy
JP3483724B2 (ja) 不揮発性半導体記憶装置
JP2003187591A (ja) 半導体記憶装置
EP0450632A2 (en) Nonvolatile semiconductor memory device
EP1405316B1 (en) Non-volatile memory and accelerated test method for address decoder by added modified dummy memory cells
KR970051364A (ko) 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치
KR970051363A (ko) 불휘발성 반도체 메모리 장치의 칩 소거 및 칩 프로그램 동작 방법
JPH09288899A (ja) 半導体記憶装置
KR19980042664A (ko) 소거 기능의 테스트용 테스트 회로를 가진 비휘발성 반도체메모리
KR100223264B1 (ko) 플래쉬 메모리 셀의 소거확인 방법
JP2006004478A (ja) 不揮発性半導体記憶装置
KR19990050806A (ko) 불 휘발성 메모리 장치
JPH10214499A (ja) 不揮発性半導体メモリ
KR19990065224A (ko) 내부적으로 프로그램 패스/페일이 검출 가능한 플래시 메모리장치
KR970051414A (ko) 불휘발성 메모리장치의 결함구제 방법 및 리던던시 회로
KR19990042162A (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee