KR970049684A - 피포(fifo)를 이용한 비동기 시스템의 인터페이스 - Google Patents

피포(fifo)를 이용한 비동기 시스템의 인터페이스 Download PDF

Info

Publication number
KR970049684A
KR970049684A KR1019950069317A KR19950069317A KR970049684A KR 970049684 A KR970049684 A KR 970049684A KR 1019950069317 A KR1019950069317 A KR 1019950069317A KR 19950069317 A KR19950069317 A KR 19950069317A KR 970049684 A KR970049684 A KR 970049684A
Authority
KR
South Korea
Prior art keywords
interface
fifo
write
read
address
Prior art date
Application number
KR1019950069317A
Other languages
English (en)
Other versions
KR100382466B1 (ko
Inventor
정기주
Original Assignee
구자홍
Lg 전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자주식회사 filed Critical 구자홍
Priority to KR1019950069317A priority Critical patent/KR100382466B1/ko
Publication of KR970049684A publication Critical patent/KR970049684A/ko
Application granted granted Critical
Publication of KR100382466B1 publication Critical patent/KR100382466B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
    • G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 FIFO(First In First Out)를 이용한 비동기 시스템과의 인터페이스에 관한 것으로 특히, 상태 체크(Status Check)를 필요로 하지 않는 레지스터의 경우도 FIFO 인터페이스를 적용할 수 있도록 하는 FIFO를 이용한 비동기 시스템의 인터페이스에 관한 것이다. 본 발명의 FIFO를 이용한 비동기 시스템의 인터페이스의 특징은 라이트, 리드 제어부의 제어에 의해 듀얼 포트램의 라이트, 리드 어드레스를 각각 증가시키고 비교부는 상기 증가된 라이트 어드레스와 리드 어드레스를 비교하여 상기 비교결과에 따라 제어신호 출력하는 에프아이에프오 인터페이스에 있어서, 상기 라이트 어드레스와 리드 어드레스를 비교하여 두 어드레스 차이가 풀 오프셋 이하이면 가상 풀 신호를 발생하여 데이타를 잃어버리지 않도록 하기 위한 비교부를 더 부가하여 구성됨에 있다. 따라서 본 발명에 따른 FIFO를 이용한 비동기 시스템의 인터페이스는 가상 풀 신호를 갖아 모든 종류의 레지스터 인터페이스를 FIFO를 사용하여 구현할 수 있고 인터페이스 로직구조가 간편해지면 데이타의 전송률도 개선되어 데이타를 잃어버릴 위험이 줄어든다. 또한 PC용 각종 카드를 비롯한 모든 비동기 인터페이스가 필요한 시스템에 적용 가능하다.

Description

피포(FIFO)를 이용한 비동기 시스템의 인터페이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 가상풀 신호를 갖는 FIFO의 구성블록도

Claims (2)

  1. 라이트, 리드 제어부의 제어에 의해 듀얼 포트램의 라이트, 리드 어드레스를 각각 증가시키고 비교부는 상기 증가된 라이트 어드레스와 리드 어드레스를 비교하여 상기 비교결과에 따라 제어신호 출력하는 에프아이에프오 인터페이스에 있어서; 상기 라이트 어드레스와 리드 어드레스를 비교하여 두 어드레스 차이가 풀 오프셋 이하이면 가상 풀 신호를 발생하여 데이타를 잃어버리지 않도록 하기 위한 비교부를 더 부가함을 특징으로 하는 FIFO를 이용한 비동기 시스템의 인터페이스.
  2. 제1항에 있어서, 상기 풀 오프셋 값은 상태 바이트가 없는 레지스터의 갯수에 의해 결정됨을 특징으로 하는 FIFO를 이용한 비동기 시스템의 인터페이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069317A 1995-12-30 1995-12-30 피포를 이용한 비동기 시스템의 인터페이스 KR100382466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069317A KR100382466B1 (ko) 1995-12-30 1995-12-30 피포를 이용한 비동기 시스템의 인터페이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069317A KR100382466B1 (ko) 1995-12-30 1995-12-30 피포를 이용한 비동기 시스템의 인터페이스

Publications (2)

Publication Number Publication Date
KR970049684A true KR970049684A (ko) 1997-07-29
KR100382466B1 KR100382466B1 (ko) 2003-07-22

Family

ID=37417265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069317A KR100382466B1 (ko) 1995-12-30 1995-12-30 피포를 이용한 비동기 시스템의 인터페이스

Country Status (1)

Country Link
KR (1) KR100382466B1 (ko)

Also Published As

Publication number Publication date
KR100382466B1 (ko) 2003-07-22

Similar Documents

Publication Publication Date Title
US8762616B2 (en) Bus system and bridge circuit connecting bus system and connection apparatus
JP2006505042A5 (ko)
KR860006743A (ko) 데이타 처리 시스템
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
EP0231574A3 (en) Cache-based computer systems
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
EP0061324A3 (en) Computer memory management
KR970002617A (ko) 양방향 동기 다중 드롭 데이터 버스를 갖는 데이터 처리 시스템
US5652847A (en) Circuit and system for multiplexing data and a portion of an address on a bus
KR970049684A (ko) 피포(fifo)를 이용한 비동기 시스템의 인터페이스
US5748920A (en) Transaction queue in a graphics controller chip
JP3165598B2 (ja) 先入先出メモリのバスインタフェース装置
SU1660013A1 (ru) Устройство для объединения множеств
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
SU1049982A1 (ru) Запоминающее устройство
KR950020167A (ko) 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치
KR930010727A (ko) 컴퓨터 시스템의 dma 어드레스 확장장치
KR940015913A (ko) 칼러 플래인 시스템 모드에서의 그래픽텍스트 액셀러레이터
TW255086B (en) Shared-buffer memory asynchronous transfer mode exchange
CA2140963A1 (en) Flag-Based High-Speed I/O Data Transfer
JPS6134628A (ja) タグ付計算機
KR940004446A (ko) 버스 인터페이스 장치
KR970049517A (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법
JPH04101256A (ja) Ｉ／ｏポートアドレス方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060324

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee