KR970049497A - 명령어 정렬기 - Google Patents
명령어 정렬기 Download PDFInfo
- Publication number
- KR970049497A KR970049497A KR1019950064416A KR19950064416A KR970049497A KR 970049497 A KR970049497 A KR 970049497A KR 1019950064416 A KR1019950064416 A KR 1019950064416A KR 19950064416 A KR19950064416 A KR 19950064416A KR 970049497 A KR970049497 A KR 970049497A
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- prefetch
- control signals
- unit
- decoding unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
본 발명은 외부의 프리페치 유닛에서 발생된 다수의 제어신호에 따라 외부의 프리페치 큐에 저장된 명령어를 올바르게 디코딩 유닛으로 제공하기 위한 명령어 정렬기에 있어서, 상기 프리페치 유닛으로부터의 다수의 제1 제어신호(sel1, sel2, sel0)에 따라 상기 프리페치 큐에 저장된 명령어를 선택하여 출력하는 선택 수단(21 내지 25); 및 상기 프리페치 유닛으로부터의 제2 제어 신호(Bsht_amt[4:0])에 따라 상기 선택 수단에 의해 선택된 명령어를 로테이트시켜 상기 디코딩 유닛으로 제공하는 로테이팅 수단(26)을 구비하는 것을 특징으로 하는 명령어 정렬기에 관한 것으로, 프리페치 큐와 캐쉬 블럭 사이에 어떠한 인터페이스도 필요치 않고, 모든 명령어 정렬 기능을 프리페치 큐와 디코더 사이에 놓음으로써, 디자인 개량이 용이하도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 정렬기와 관련된 주변 기능 블럭을 나타낸 블럭 구성도.
제2도는 본 발명의 일실시예에 따른 명령어 정렬기의 구조도.
* 도면의 주요부분에 대한 부호의 설명
21 내지 25 : 멀티플렉서 26 : 바이트 로테이터
Claims (4)
- 외부의 프리페치 유닛에서 발생된 다수의 제어 신호에 따라 외부의 프리페치 큐에 저장된 명령어를 올바르게 디코딩 유닛으로 제공하기 위한 명령어 정렬기에 있어서, 상기 프리페치 유닛으로부터의 다수의 제1 제어 신호에 따라 상기 프리페치 큐에 저장된 명령어를 선택하여 출력하는 선택 수단; 및 상기 프리페치 유닛으로부터의 제2 제어 신호에 따라 상기 선택 수단에 의해 선택된 명령어를 로테이트시켜 상기 디코딩 유닛으로 제공하는 로테이팅 수단을 구비하는 것을 특징으로 하는 명령어 정렬기.
- 제1항에 있어서, 상기 선택 수단은 다수의 상기 제1 제어 신호 중 어느 하나를 선택 신호로 하여 각각의 상기 프리페치 큐에 저장된 명령어를 선택하여 출력하는 다수의 제1 멀티플렉서; 및 다수의 상기 제1 제어 신호 중 어느 하나를 선택 신호로 하여 상기 제1 멀티플렉서의 출력 중 소정의 출력을 선택하여 상기 로테이팅 수단의 입력으로 공급하는 제2멀티플렉서를 구비하는 것을 특징으로 하는 명령어 정렬기.
- 제1항 또는 제2항에 있어서, 상기 로테이팅 수단은 상기 디코딩 유닛에서 한 번에 디코딩할 수 있는 명령어의 길이에 따라 자체 출력의 크기가 결정되는 것을 특징으로 하는 명령어 정렬기.
- 제3항에 있어서, 상기 다수의 제1 및 제2 제어 신호는 상기 디코딩 유닛으로부터의 명령어의 크기, 상기 프리페치 큐의 유효 비트, 브랜치 프리딕션 히트 여부에 따라 발생되는 것을 특징으로 하는 명령어 정렬기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950064416A KR0172303B1 (ko) | 1995-12-29 | 1995-12-29 | 명령어 정렬기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950064416A KR0172303B1 (ko) | 1995-12-29 | 1995-12-29 | 명령어 정렬기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970049497A true KR970049497A (ko) | 1997-07-29 |
KR0172303B1 KR0172303B1 (ko) | 1999-03-30 |
Family
ID=19446905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950064416A KR0172303B1 (ko) | 1995-12-29 | 1995-12-29 | 명령어 정렬기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172303B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950064416A patent/KR0172303B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0172303B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5581718A (en) | Method and apparatus for selecting instructions for simultaneous execution | |
KR890012233A (ko) | 데이타 처리 시스템과 이를 이용한 비디오 처리 시스템 | |
KR910005156A (ko) | 파이프라인 처리 방법으로 동작하는 프리디코더 유니트 와 주 디코더 유니트를 갖는 마이크로프로세서 | |
KR950033803A (ko) | 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법 | |
KR100462261B1 (ko) | 멀티-코드-북가변길이디코더 | |
KR900012145A (ko) | 다중 페이지 프로그램 가능한 논리 어레이 회로 | |
KR950015093A (ko) | 수퍼파이프라인된 수퍼스칼라 프로세서를 위한 임시 파이프라인 레지스터 파일 | |
KR910008565A (ko) | 분기 제어 회로 | |
KR970029033A (ko) | 프로세서의 벡터 데이타 조정 장치 | |
KR910011051A (ko) | 화상부호화장치 | |
KR970049497A (ko) | 명령어 정렬기 | |
US20050210219A1 (en) | Vliw processsor | |
US6320813B1 (en) | Decoding of a register file | |
KR970076743A (ko) | 하드디스크드라이브에 있어 헤드레스 포멧을 위한 콘스턴트 덴시티 기록방법 및 시스템 | |
KR960027376A (ko) | 런 길이 복호화(rld)에서의 런처리 회로 | |
KR960020019A (ko) | 가변길이복호화장치 | |
KR950025534A (ko) | 인터럽트신호의 멀티플렉싱회로 | |
KR950003978A (ko) | 데이타 경로 제어시스템 | |
KR970012074A (ko) | 레지스터 세트 방법 및 회로 | |
KR960011711A (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
KR970056151A (ko) | 병렬 스크램블러/디스크램블러 | |
KR960009432A (ko) | 입력 데이타 신호 선택 스위치 장치 | |
KR960027377A (ko) | 런길이 복호기에서의 레벨 처리회로 | |
KR960027622A (ko) | 방송신호의 암호화장치 | |
KR960030082A (ko) | 하드 디스크 컨트롤러의 램 액세스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |