KR960009432A - 입력 데이타 신호 선택 스위치 장치 - Google Patents

입력 데이타 신호 선택 스위치 장치 Download PDF

Info

Publication number
KR960009432A
KR960009432A KR1019940019809A KR19940019809A KR960009432A KR 960009432 A KR960009432 A KR 960009432A KR 1019940019809 A KR1019940019809 A KR 1019940019809A KR 19940019809 A KR19940019809 A KR 19940019809A KR 960009432 A KR960009432 A KR 960009432A
Authority
KR
South Korea
Prior art keywords
input data
selection switch
switch device
input
signals
Prior art date
Application number
KR1019940019809A
Other languages
English (en)
Other versions
KR100231818B1 (ko
Inventor
하경호
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019940019809A priority Critical patent/KR100231818B1/ko
Publication of KR960009432A publication Critical patent/KR960009432A/ko
Application granted granted Critical
Publication of KR100231818B1 publication Critical patent/KR100231818B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Studio Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 시각 처리 장치, 그래픽 장치 및 통신 채널 등에 사용되는 입력 데이타 선택 스위치 장치에 관한 것으로, 상세하게는 복수의 입력 데이타를 복수의 경로를 통하여 전송하는 경우 하나의 입력 데이타를 선택하여 여러 출력 경로로 전송하는 기능을 가진 입력 데이타 선택 스위치 장치에 관한 것이다.
즉, 본 발명에 따른 입력 데이타 선택 스위치 장치는, 16개의 16×1 멀티플렉스에 입력된 16개의 입력 데이타 신호 중의 하나를 각각의 레지스터에서 인가되는 4개의 선택 신호로 선택하여 출력하는 방식으로, 하나의 입력 신호를 둘 이상의 출력 포트로 내보내거나, 둘 이상의 선택된 입력 신호 각각을 각기 다른 선택된 출력 포트로 동시에 전송하여 줄 수 있는 장점이 있다.
따라서 화상 처리 장치나 다중 통신망 등의 복잡한 구조의 데이타 전송을 효율적으로 처리할 수 있는 장점이 있다.

Description

입력 데이타 신호 선택 스위치 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명에 따른 입력 데이타 선택 스위치 장치로서,
제1도는 1비트 구조의 입력×출력을 16×16 구성시의 개략적 블록도이고,
제2도는 8피트 구조의 입력×출력을 16×16 구성시의 개략적 블록도이고,

Claims (4)

  1. 입력되는 데이타 신호의 동기를 맞추기 위하여 사용되는 클럭 신호 및 출력 데이터 신호를 제어하여 주는 출력 제어 신호를 인가받아서, 상기 소정의 입력 데이타 신호 중 하나의 데이타 신호만 선별하여 출력시켜 주는 멀티플렉스 수단과, 데이타 및 이 데이타를 쓰거나 출력된 데이타의 리드백 등에 사용되는 읽기/쓰기 선택 신호를 인가 받아서, 상기 멀티플렉스 수단이 기 입력 데이타 신호 중 하나의 데이타 만을 선별할 수 있도록 하여 주는 소정 비트의 선택 신호를 상기 멀티플렉스 수단에 각각 제공하는 레지스터를 구비하여 된 것을 특징으로 하는 입력 데이타 신호 선택 스위치 장치.
  2. 제1항에 있어서, 상기 멀티플렉스 수단은 상기 입력 데이타 신호의 수 만큼 마련된 것을 특징으로 하는 입력 데이타 선택 스위치 장치.
  3. 제1항에 있어서, 상기 입력 데이타 신호의 수를 N이라 하고, 상기 멀티플렉스 수단에 인가하는 상기 레지스터의 상기 선택 신호의 수를 k라 할 때, 2k=N 인 관계를 만족시키는 k개의 선택 신호를 가지는 것을 특징으로 하는 입력 데이타 선택 스위치 장치.
  4. 제1항에 있어서, 상기 멀티플렉스 수단 앞단에 이 멀티플렉스 수단에 입력되는 입력 데이타 신호를 소정의 시간 동안 저장하거나 지연시켜 주는 버퍼 수단을 더 구비하여 된 것을 특징으로 하는 입력 데이타 선택 스위치 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940019809A 1994-08-11 1994-08-11 입력 데이타 신호 선택 스위치 장치 KR100231818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019809A KR100231818B1 (ko) 1994-08-11 1994-08-11 입력 데이타 신호 선택 스위치 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019809A KR100231818B1 (ko) 1994-08-11 1994-08-11 입력 데이타 신호 선택 스위치 장치

Publications (2)

Publication Number Publication Date
KR960009432A true KR960009432A (ko) 1996-03-22
KR100231818B1 KR100231818B1 (ko) 1999-12-01

Family

ID=19390188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019809A KR100231818B1 (ko) 1994-08-11 1994-08-11 입력 데이타 신호 선택 스위치 장치

Country Status (1)

Country Link
KR (1) KR100231818B1 (ko)

Also Published As

Publication number Publication date
KR100231818B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR890012232A (ko) 비데오 프로세서 시스템
KR890012233A (ko) 데이타 처리 시스템과 이를 이용한 비디오 처리 시스템
US5457786A (en) Serial data interface with circular buffer
KR960020466A (ko) 인터리브된 디지탈 비디오 데이타 신호 수신 시스템용 장치
KR960009432A (ko) 입력 데이타 신호 선택 스위치 장치
KR960033161A (ko) 리모콘 수신 회로
JP2968369B2 (ja) 複数チャンネルの同期制御方法
SE9103715L (sv) Multiplexor vid en digital vaeljare
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR960035226A (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
KR960027475A (ko) 동기 및 루프스위칭회로
KR970019445A (ko) 화상합성장치 및 수신장치
KR950022358A (ko) 디지탈 전송시스템의 프레임 시프트 동기회로
KR960006365A (ko) 다중접속에 의한 신호 다중화 장치
SU1160422A1 (ru) Устройство дл сопр жени каналов ввода-вывода с абонентом
KR960008563A (ko) 데이타 통신용 다중 사용자 인터페이스회로
KR970056147A (ko) 동기식 전송시스템에서 시험 액세스를 위한 3x6N 교차 스위칭 장치
JPH0591142A (ja) パケツトスイツチ
KR970055611A (ko) 병렬 디지탈 신호처리기를 이용한 오디오 부호화기
KR960705427A (ko) 신호처리장치(signal processing unit)
KR20000015424U (ko) 글로벌출력 선택기능을 갖춘 디멀티플렉싱장치
KR960027655A (ko) 비에이에스(bas) 코드 일괄처리 및 자동 반복전송 기능을 갖는 종합정보 통신망(isdn)용 단말기의 미디어 다중화 장치
KR960027622A (ko) 방송신호의 암호화장치
KR930001082A (ko) 애드-드롭 전송 장비의 데이타 버스 선택회로
KR960025132A (ko) 멀티미디어 네트워크의 채널제어방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940811

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970827

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19940811

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990902

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020830

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030829

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040830

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050831

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060823

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080901

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110810