KR960035226A - 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 - Google Patents

다수개의 아이 디 이 포트를 이용한 인터페이스 장치 Download PDF

Info

Publication number
KR960035226A
KR960035226A KR1019950006757A KR19950006757A KR960035226A KR 960035226 A KR960035226 A KR 960035226A KR 1019950006757 A KR1019950006757 A KR 1019950006757A KR 19950006757 A KR19950006757 A KR 19950006757A KR 960035226 A KR960035226 A KR 960035226A
Authority
KR
South Korea
Prior art keywords
ide
input
data
control means
port
Prior art date
Application number
KR1019950006757A
Other languages
English (en)
Other versions
KR0135895B1 (ko
Inventor
박성준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950006757A priority Critical patent/KR0135895B1/ko
Priority to US08/622,137 priority patent/US5771398A/en
Publication of KR960035226A publication Critical patent/KR960035226A/ko
Application granted granted Critical
Publication of KR0135895B1 publication Critical patent/KR0135895B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

액세스 시간이 서로 다른 드라이브 장치를 동시에 사용할 경우 별도의 IDE 포트를 이용하여 액세스 시간에 따라 데이타 신호를 각각 처리할 수 있도록 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치를 제공하기 위한 액세스 시간이 빠른 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어신호를 출력하는 제1IDE제어 수단과 상기 제1IDE제어 수단에서 인가되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 동작을 제어하기 위한 제어 신호를 출력하는 제2IDE제어 수단과; 상기 제2IDE포트 수단에서 입력되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제2IDE포트 수단으로 이루어져 있다.

Description

다수개의 아이 디 이 포트를 이용한 인터페이스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 다수개의 아이 디 이 포트를 이용한 인터페이스 장치의 블럭도, 제3도는 이 발명의 실시예에 따른 제2아이 디 이 포트 제어부의 동작 타이밍도이다.

Claims (5)

  1. 액세스 시간이 빠른 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어신호를 출력하는 제1IDE제어 수단과 상기 제1IDE제어 수단에서 인가되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 따른 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제1IDE제어 수단과; 액세스 시간이 느린 드라이브 장치로의 데이타 입/출력 동작을 제어하기 위한 제어 신호를 출력하는 제2IDE제어 수단과; 상기 제2IDE제어 수단에서 입력되는 제어 신호에 따라 동작 상태가 가변되어, 입/출력되는 데이타 신호의 상태에 해당 데이타 전송 경로와 어드레스 영역이 설정되어 입/출력 데이타를 전송하는 제2IDE포트 수단으로 이루어져 있는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
  2. 제1항에 있어서, 상기 제2IDE 포트 수단은, 제2IDE 포트 제어수단에서 입력되는 제3 및 제4데이타 버퍼 인에이블 신호(-CDEN0,-CDEN1)의 상태에 따라 각각 선택되어, 입/출력되는 해당 데이타 신호(SD0~SD7,SD8~SD15,CD0~CD7,CD8~CD15)를 각각 입/출력시키는 제3 및 제4데이타 버퍼(31,32)와, 제2IDE 포트 제어 수단에서 입력되는 제3 및 제4칩 셀렉트 신호(-CDCS0,-CDCS1)의 상태에 따라 해당 어드레스 영역을 선택하고, 상기 제3 및 제4데이타 버퍼(31,32)에서 입/출력되는 데이타(SD0~SD7,SD8~SD15,CD0~CD7,CD8~CD15)가 입력되는 제2IDE 포트(33)로 이루어져 있는 것을 특징으로 하는 다수개의 아이 디6 이 포트를 이용한 인터페이스 장치.
  3. 제1항에 있어서, 상기 제2IDE포트 제어 수단은, 인가되는 제어신호에 따라 제3 및 제4데이타 버퍼 (31,32)의 제3및 제4데이타 버퍼 인에이블 신호(-LCDBE,-HLCDBE)와 제2IDE 포트부(33)의 제3 및 제4칩 셀렉트 신호(-CDCS0,-CDCS1)를 발생시키는 팔(41)과; 상기 팔(41)의 인에이블 상태를 제어하기 위해, 사용자의 접속 동작에 상기 팔(41)로 인가되는 신호 상태를 가변시키기 위한 스위칭 수단으로 이루어져 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
  4. 제3항에 있어서, 상기 스위칭 수단은, 상요자의 접속 동작에 따라 연결 여부가 가변되는 점퍼로 이루어져 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
  5. 이용되는 드라이브의 장착 수에 따라 다수개의 IDE포트를 연결하여 이용할 수 있는 것을 특징으로 하는 다수개의 아이 디 이 포트를 이용한 인터페이스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006757A 1995-03-28 1995-03-28 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 KR0135895B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950006757A KR0135895B1 (ko) 1995-03-28 1995-03-28 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
US08/622,137 US5771398A (en) 1995-03-28 1996-03-27 Interface device for having first port control means to control drive having fast access and second port control means for drive with slow access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006757A KR0135895B1 (ko) 1995-03-28 1995-03-28 다수개의 아이 디 이 포트를 이용한 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR960035226A true KR960035226A (ko) 1996-10-24
KR0135895B1 KR0135895B1 (ko) 1998-06-15

Family

ID=19410743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006757A KR0135895B1 (ko) 1995-03-28 1995-03-28 다수개의 아이 디 이 포트를 이용한 인터페이스 장치

Country Status (2)

Country Link
US (1) US5771398A (ko)
KR (1) KR0135895B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2317788B (en) * 1996-09-26 2001-08-01 Nokia Mobile Phones Ltd Communication device
US6076180A (en) * 1997-06-23 2000-06-13 Micron Electronics, Inc. Method for testing a controller with random constraints
US6460099B1 (en) * 1999-07-14 2002-10-01 Hewlett-Packard Company Apparatus for expansion of single channel AT Attachment/IDE interface
KR100361657B1 (ko) * 1999-12-01 2002-11-21 삼성전자 주식회사 아이디이 타입의 하드 디스크 장치 및 그 제어 방법
US9859874B2 (en) * 2015-10-30 2018-01-02 Sandisk Technologies Llc Loop delay optimization for multi-voltage self-synchronous systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235689A (en) * 1990-06-11 1993-08-10 Storage Technology Corporation Interface circuit for dual port disk drive systems
EP0484905A3 (en) * 1990-11-09 1994-12-14 Brier Technology Interface for disk drives
US5239445A (en) * 1990-12-20 1993-08-24 Dell Usa L.P. Method and apparatus for simultaneous operation of two IDE disk drives
US5295247A (en) * 1992-04-17 1994-03-15 Micronics Computers, Inc. Local IDE (integrated drive electronics) bus architecture
KR0135848B1 (ko) * 1993-11-20 1998-06-15 김광호 컴팩트 디스크-롬 드라이브 인터페이스 회로
US5581715A (en) * 1994-06-22 1996-12-03 Oak Technologies, Inc. IDE/ATA CD drive controller having a digital signal processor interface, dynamic random access memory, data error detection and correction, and a host interface

Also Published As

Publication number Publication date
KR0135895B1 (ko) 1998-06-15
US5771398A (en) 1998-06-23

Similar Documents

Publication Publication Date Title
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR960035226A (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
KR930017026A (ko) 블럭라이트 기능을 갖는 반도체 메모리장치
KR900015006A (ko) 디스크 선택 제어방법
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR930024015A (ko) 비트 라인 센싱 제어회로
KR900002160A (ko) 타이머회로 및 그것을 포함하는 데이타 처리장치
KR940022241A (ko) 플로피 디스크 드라이버 전환 장치
KR950016101A (ko) 다수모뎀 가입자 정합장치
KR950009237B1 (ko) 동기식 반도체 메모리 장치의 데이타 처리방법
KR970029844A (ko) 고주파동작용 반도체 메모리장치의 라이트패스 제어방법
KR970007658A (ko) 피시엠시아이에이 인터페이스 장치
KR960042370A (ko) 반도체 메모리장치의 블럭라이트 제어회로 및 블럭라이트 제어방법
KR950025516A (ko) 씨디지(cdg) 내장형 티브이 제어장치 및 제어방법
KR970017687A (ko) 공유 페이지 버퍼를 가진 반도체 메모리 장치
KR980007357A (ko) 전전자 교환기의 정합 장치 송신기
KR960705427A (ko) 신호처리장치(signal processing unit)
KR950020038A (ko) 공용 모니터 및 키보드 선택 스위칭 장치
KR950004780A (ko) 자기 진단동작을 위한 데이타 통신장치
KR970019223A (ko) 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로
KR970049240A (ko) 중앙 처리 장치의 선택 장치 및 그 방법
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR20100076543A (ko) 반도체 메모리 장치 및 그 구동방법
KR970029762A (ko) 듀얼 채널을 갖는 에프아이 에프오(fifo) 장치
KR960009432A (ko) 입력 데이타 신호 선택 스위치 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 18

EXPY Expiration of term