KR970029844A - 고주파동작용 반도체 메모리장치의 라이트패스 제어방법 - Google Patents
고주파동작용 반도체 메모리장치의 라이트패스 제어방법 Download PDFInfo
- Publication number
- KR970029844A KR970029844A KR1019950043520A KR19950043520A KR970029844A KR 970029844 A KR970029844 A KR 970029844A KR 1019950043520 A KR1019950043520 A KR 1019950043520A KR 19950043520 A KR19950043520 A KR 19950043520A KR 970029844 A KR970029844 A KR 970029844A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- semiconductor memory
- memory device
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 고주파동작용 반도체 메모리장치에서 라이트패스를 적절히 제어하여 고속의 액세스동작을 실현한 반도체 메모리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
EDO모드에서 고속으로 동작하는 반도체 메모리장치를 구현하는데 있다.
3. 발명의 해결방법의 요지
다수의 워드라인과 다수의 비트라인쌍사이에 접속된 복수개의 메모리셀들로 구성되는 다수개의 메모리블럭과, 컬럼디코더에 의해 제어되는 소정의 스위칭수단을 통하여 상기 각 메모리블럭내의 비트라인쌍과 선택적으로 접속되는 다수개의 입출력라인쌍과, 데이타입력패드를 통하여 전송되는 입력데이타를 버퍼링하는 데이타 입력버퍼와, 상기 데이타 입력버퍼의 출력단과 접속된 다수개의 데이타라인쌍과, 상기 데이타라인쌍에 실린 데이타를 드라이빙하여 입출력라인쌍으로 전달하는 입력드라이버를 구비하는 반도체 메모리 장치의 라이트패스 제어방법에 있어서, 상기 입력드라이버가 상기 데이타라인쌍에 실린 데이타를 저장하는 소정의 래치수단을 더 구비하며 컬럼디코더의 출력신호가 인에이블되기 전에 상기 래치수단의 데이타가 상기 입출력라인쌍에 라이트됨을 특징으로 하는 반도체 메모리 장치의 라이트패스 제어방법을 구현하므로써 상기 과제를 달성하게 된다.
4. 발명의 중요한 용도
고속동작용 반도체 메모리장치.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 입력 드라이버의 상세회로도.
제4도는 제3도를 구성하는 제어신호 발생회로도.
Claims (5)
- 다수의 워드라인과 다수의 비트라인쌍사이에 접속된 복수개의 메모리셀들로 구성되는 다수개의 메모리블럭과, 컬럼디코더에 의해 제어되는 소정의 스위칭수단을 통하여 상기 각 메모리블럭내의 비트라인쌍과 선택적으로 접속되는 다수개의 입출력라인쌍과, 데이타입력패드를 통하여 전송되는 입력데이타를 버퍼링하는 데이타 입력버퍼와, 상기 데이타 입력버퍼의 출력단과 접속된 다수개의 데이타라인쌍과, 상기 데이타라인쌍에 실린 데이타를 드라이빙하여 입출력라인쌍으로 전달하는 입력드라이버를 구비하는 반도체 메모리 장치의 라이트패스 제어방법에 있어서, 상기 입력드라이버가 상기 데이타라인쌍에 실린 데이타를 저장하는 소정의 래치수단을 더 구비하며 컬럼디코더의 출력신호가 인에이블되기 전에 상기 래치수단의 데이타가 상기 입출력라인쌍에 라이트됨을 특징으로 하는 반도체 메모리 장치의 라이트패스 제어방법.
- 제1항에 있어서, 상기 래치수단이 컬럼어드레스정보에 동기되는 소정의 제어신호에 응답하여 인에이블되는 소정갯수의 전송게이트와, 상기 전송게이트의 선택유무에 따라 입력데이타를 소정시간 저장하는 래치회로로 구성됨을 특징으로 하는 반도체 메모리 장치의 라이트패스 제어방법.
- 다수의 워드라인과 다수의 비트라인쌍사이에 접속된 복수개의 메모리셀들로 구성되는 다수개의 메모리블럭과, 컬럼디코더에 의해 제어되는 소정의 스위칭수단을 통하여 상기 각 메모리블럭내의 비트라인쌍과 선택적으로 접속되는 다수개의 입출력라인쌍과, 상기 다수의 입출력라인쌍에 접속된 다수의 입력드라이버와, 상기 데이타 입력버퍼의 출력단과 접속된 다수개의 데이타라인쌍을 구비하는 반도체 메모리장치의 라이트패스 제어 방법에 있어서, 소정의 입력회로내부에 라이트데이타를 저장하는 래치수단을 구비하며, 상기 스위칭수단을 제어하는 제어신호의 인에이블상태이전에 상기 데이타라인쌍에 라이트동작이 이루어짐을 특징으로 하는 반도체 메모리 장치의 라이트패스 제어방법.
- 제3항에 있어서, 상기 입력회로가 데이타 입력버퍼 또는 데이타라인쌍임을 특징으로 하는 반도체 메모리 장치의 라이트패스 제어방법.
- 제3항에 있어서, 상기 제어신호가 컬럼선택신호임을 특징으로 하는 반도체 메모리장치의 라이트패스 제어방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043520A KR0157288B1 (ko) | 1995-11-24 | 1995-11-24 | 고주파동작용 반도체 메모리장치의 라이트패스 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043520A KR0157288B1 (ko) | 1995-11-24 | 1995-11-24 | 고주파동작용 반도체 메모리장치의 라이트패스 제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029844A true KR970029844A (ko) | 1997-06-26 |
| KR0157288B1 KR0157288B1 (ko) | 1998-12-01 |
Family
ID=19435587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043520A KR0157288B1 (ko) | 1995-11-24 | 1995-11-24 | 고주파동작용 반도체 메모리장치의 라이트패스 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157288B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100774076B1 (ko) * | 2006-09-11 | 2007-11-06 | 에스에스씨피 주식회사 | 칼라코팅용 하이솔리드 자외선 경화형 도료 조성물 |
-
1995
- 1995-11-24 KR KR1019950043520A patent/KR0157288B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0157288B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850008569A (ko) | 반도체 메모리장치 | |
| KR970051178A (ko) | 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로 | |
| JPS63146298A (ja) | 可変語長シフトレジスタ | |
| KR970029804A (ko) | 디램 | |
| KR940020414A (ko) | 다이나믹 램(dram) 가변 행선택회로와 그 출력제어방법 | |
| KR920022290A (ko) | 데이타 전송방법 및 반도체 메모리 | |
| US6055194A (en) | Method and apparatus for controlling column select lines in a synchronous memory device | |
| KR880010423A (ko) | 반도체 기억장치 | |
| KR970017616A (ko) | 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치 | |
| JPH11162161A (ja) | 半導体記憶装置 | |
| KR100733408B1 (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
| US5835449A (en) | Hyper page mode control circuit for a semiconductor memory device | |
| KR940007873A (ko) | 반도체 메모리장치의 플레시 라이트 회로 | |
| US6603692B2 (en) | Semiconductor memory device improving data read-out access | |
| KR970029844A (ko) | 고주파동작용 반도체 메모리장치의 라이트패스 제어방법 | |
| KR970051221A (ko) | 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치 | |
| KR950015394A (ko) | 스태틱 랜덤 억세스 메모리 | |
| KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
| KR19980014220A (ko) | 1사이클동작 내부 리드/라이트 기능을 가진 반도체 메모리장치 | |
| KR100427033B1 (ko) | 반도체메모리장치의워드라인구동장치및그방법 | |
| KR100214537B1 (ko) | 반도체 메모리의 컬럼 디코더회로 | |
| JPH0757459A (ja) | 半導体メモリ | |
| KR950009237B1 (ko) | 동기식 반도체 메모리 장치의 데이타 처리방법 | |
| KR960001864B1 (ko) | 분할된 워드선을 갖춘 반도체 메모리장치 | |
| KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100630 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |