KR970049431A - 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리 방법 - Google Patents

멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리 방법 Download PDF

Info

Publication number
KR970049431A
KR970049431A KR1019950067166A KR19950067166A KR970049431A KR 970049431 A KR970049431 A KR 970049431A KR 1019950067166 A KR1019950067166 A KR 1019950067166A KR 19950067166 A KR19950067166 A KR 19950067166A KR 970049431 A KR970049431 A KR 970049431A
Authority
KR
South Korea
Prior art keywords
cache
processor
memory
case
address
Prior art date
Application number
KR1019950067166A
Other languages
English (en)
Other versions
KR100387576B1 (ko
Inventor
김성진
Original Assignee
구자홍
Lg 전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자주식회사 filed Critical 구자홍
Priority to KR1019950067166A priority Critical patent/KR100387576B1/ko
Publication of KR970049431A publication Critical patent/KR970049431A/ko
Application granted granted Critical
Publication of KR100387576B1 publication Critical patent/KR100387576B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 멀티 프로세서 시스템에서 캐쉬(Cache) 응집 프로토콜에 관한 것으로, 프로세서가 데이타 호출시 발생하는 의사 주기(Dummy Cycle)을 제거함으로서 시스템의 실행 능력을 향상시키고자 하는 것이다. 이와 같은 목적은 제1프로세서에서 어드레스를 구동하여 비교기에서 캐쉬(Cache)에 프로세서가 원하는 소스가 있는지를 판단하는 제1과정과, 캐쉬(Cache) 히트(태그 매치)일 경우 캐쉬(Cache)에 리드(Read), 라이트(Write)하는 제2과정과, 캐쉬(Cache) 미스(태그 미스매치)일 경우 시스템 버스를 통하여 메모리에 접근하여 메모리로부터 캐쉬(Cache)로 리드(Read),라이트(Write)하는 과정에서 다른 프로세서가 같은 어드레스로 접근하였을 경우 스누프 콘트롤러(SC)로 제어하는 제3과정으로 이루어진 것을 특징으로 하는 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리 방법으로 이루어짐으로서 달성된다.

Description

멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 종래 멀티 프로세서 시스템 캐쉬(Cache)의 리드(Read) 동작 신호 흐름도,
제4도는 본 발명의 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜의 상세 블록도,
제5도는 본 발명의 멀티 프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 수행의 신호 흐름도.

Claims (3)

  1. 제1프로세서에서 어드레스를 구동하여 비교기에서 캐쉬(Cache)에 프로세서가 원하는 소스가 있는지를 판단하는 제1과정과, 캐쉬(Cache) 히트(태그 매치)일 경우 캐쉬(Cache)에 리드(Read), 라이트(Write)하는 제2과정과, 캐쉬(Cache) 미스(태그 미스매치)일 경우 시스템 버스를 통하여 메모리에 접근하여 메모리로부터 캐쉬 (Cache)로 리드(Read),라이트(Write)하는 과정에서 다른 프로세서가 같은 어드레스로 접근하였을 경우 스누프 콘트롤러(SC)로 제어하는 제3과정으로 이루어진 것을 특징으로 하는 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리 방법.
  2. 제1항에 있어서, 상기 캐쉬(Cache)히트(Hit)시 처리과정은 캐쉬(Cache)에서 데이타를 읽어들이는 단계와, 라이트(Write)일 경우 캐쉬(Cache)의 상태를 D(Dirty)로 변경하는 단계와, 캐쉬(Cache)에 라이트(Write)하는 단계로 이루어진 것을 특징으로 하는 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리방법.
  3. 제1항에 있어서, 상기 캐쉬(Cache) 미스(Miss)시 처리과정은 시스템 버스를 통하여 메모리에 접근하는 단계와, 상기 단계에서 제1프로세서의 스누프 컨트롤러 (SC)가 시스템 버스를 지켜보고 있다가 다른 프로세서가 데이타 호출을 위하여 구동한 어드레스가 자기가 구동한 어드레스와 동일한 경우 스낵 신호를 발생하여 다른 프로세서가 재시도 하도록 하고 리드(Read) 동작일 경우에는 스낵 신호를 동하여 다른 프로세서가 재시도를 하도록 하는 것이 아니라 공유신호를 발새하여 동일한 어드레스에 있는 데이타를 공유하도록 하고, 라이트(Write) 동작일 경우에만 스낵 신호를 구동하여 다른 프로세서가 재시도를 하도록 하는 단계와, 프로세서의 요구가 리드(Read)동작인지 라이트(Write) 동작인지를 판단하는 단계와, 리드(Read) 동작일 경우 알에프알(RFR)동작으로 메모리에서 캐쉬(Cache)로 데이타를 가져오는 단계와, 캐쉬(Cache) 스테이트를 S, V로 변경시키는 단계(S10)과, 라이트(Write) 동작일 경우 알에프더블류(RFW) 동작으로 메모리에서 캐쉬(Cache)로 데이타를 가져오는 단계와, 캐쉬(Cache)의 스테이트를 D(Dummy)로 변경하는 단계로 이루어진 것을 특징으로 하는 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067166A 1995-12-29 1995-12-29 멀티프로세서시스템의캐쉬응집프로토콜처리방법 KR100387576B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067166A KR100387576B1 (ko) 1995-12-29 1995-12-29 멀티프로세서시스템의캐쉬응집프로토콜처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067166A KR100387576B1 (ko) 1995-12-29 1995-12-29 멀티프로세서시스템의캐쉬응집프로토콜처리방법

Publications (2)

Publication Number Publication Date
KR970049431A true KR970049431A (ko) 1997-07-29
KR100387576B1 KR100387576B1 (ko) 2003-09-22

Family

ID=37421722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067166A KR100387576B1 (ko) 1995-12-29 1995-12-29 멀티프로세서시스템의캐쉬응집프로토콜처리방법

Country Status (1)

Country Link
KR (1) KR100387576B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430561B1 (ko) * 2000-12-27 2004-05-10 주식회사 케이티 엑티브 네트워크 환경에서 웹 서버와 웹 캐쉬 서버간데이터 일치성 유지 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1229240B (it) * 1989-05-08 1991-07-26 Bull Hn Information Syst Memoria tampone e relativo protocollo di consistenza dati.
US5335335A (en) * 1991-08-30 1994-08-02 Compaq Computer Corporation Multiprocessor cache snoop access protocol wherein snoop means performs snooping operations after host bus cycle completion and delays subsequent host bus cycles until snooping operations are completed
EP0568231B1 (en) * 1992-04-29 1999-03-10 Sun Microsystems, Inc. Methods and apparatus for providing multiple outstanding operations in a cache consistent multiple processor computer system
KR960009659B1 (ko) * 1994-04-11 1996-07-23 김광호 멀티프로세서 시스템의 스누프회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430561B1 (ko) * 2000-12-27 2004-05-10 주식회사 케이티 엑티브 네트워크 환경에서 웹 서버와 웹 캐쉬 서버간데이터 일치성 유지 방법

Also Published As

Publication number Publication date
KR100387576B1 (ko) 2003-09-22

Similar Documents

Publication Publication Date Title
CA2052766C (en) Methods and apparatus for maintaining cache integrity whenever a cpu write to rom operation is performed with rom mapped to ram
US20100106935A1 (en) Pretranslating Input/Output Buffers In Environments With Multiple Page Sizes
KR890017609A (ko) 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치
JPH08185355A (ja) データメモリおよびその動作方法
JPH0687232B2 (ja) データ処理装置
KR970049431A (ko) 멀티프로세서 시스템의 캐쉬(Cache) 응집 프로토콜 처리 방법
US20060090059A1 (en) Methods and devices for memory paging management
US5960456A (en) Method and apparatus for providing a readable and writable cache tag memory
JPS5918792B2 (ja) リフレツシユ読取り書込み制御方式
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR970071241A (ko) 다중처리 시스템의 캐시 스테이트 램(ram) 관리방법
JPH04117538A (ja) メモリ制御方式
JPH03228152A (ja) 情報処理装置
JP3127267B2 (ja) コンピュータシステム及びメモリアクセス制御方法
JPH0447350A (ja) 主記憶読み出し応答制御方式
KR960002000A (ko) 듀플리케이트 디렉토리 제어장치와 제어방법
KR0118775B1 (ko) 퍼스널 컴퓨터의 비디오 메모리 억세스 감지장치
KR100268178B1 (ko) 캐쉬 기능을 가지는 피시아이 장치
KR0140952B1 (ko) 다중 프로세서 시스템의 단일 캐시 공유 장치 및 그 장치를 이용한 데이타 기록/판독 방법
KR930014000A (ko) 다중 프로세서 시스템의 메모리 액세스 제어장치와 방법
KR950000312A (ko) 로보트의 제어 방법
KR0184456B1 (ko) 동적인 디램 페이지 모드 제어회로
JPH06324940A (ja) メモリ制御方法および装置
JPH07141174A (ja) レジスタ装置
KR950020228A (ko) 다중 프로세서 시스템의 메모리에 사용된 다단 입력큐의 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090302

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee