KR970030456A - 실리콘 웨이퍼 식각 처리의 개량된 방법 - Google Patents

실리콘 웨이퍼 식각 처리의 개량된 방법 Download PDF

Info

Publication number
KR970030456A
KR970030456A KR1019960054195A KR19960054195A KR970030456A KR 970030456 A KR970030456 A KR 970030456A KR 1019960054195 A KR1019960054195 A KR 1019960054195A KR 19960054195 A KR19960054195 A KR 19960054195A KR 970030456 A KR970030456 A KR 970030456A
Authority
KR
South Korea
Prior art keywords
plasma
electricity
ratio
bias
argon gas
Prior art date
Application number
KR1019960054195A
Other languages
English (en)
Inventor
킹 타이간 케니
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스. 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스. 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR970030456A publication Critical patent/KR970030456A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

플라즈마를 사용해 표면을 전기적으로 이동하며 물리적으로 식각하는 방법이 제시되었다. 저압상태의 식각에서 매우 고른 식각을 유지할 수 있는, 바이어스 전기 대 플라즈마 전기의 비율을 선택한다. 플라즈마 타격단계에서와 같은 정도의 바이어스 전기 대 플라즈마 전기의 비율이 실제상으로 유지되는 가운데, 바이어스에 의해 끌어 모아진 플라즈마 내의 전리 입자들에 의해 처리될 표면상에서의 식각이 이뤄지게 된다.

Description

실리콘 웨이퍼 식각 처리의 개량된 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 현재의 본 발명에 따른 방법을 이용해 처리한 산화 식각의 전형적인 등고선을 보여준다.

Claims (9)

  1. 처리실 내에서 표면에 전기적으로 행해지는 물리적 식각 방법으로서, 그 방법은 아래와 같은 단계로 이뤄진다; 정상상태의 조건이 이뤄질 때까지 처리실 내로 알곤개스가 유입됨; 처리실 내에서 표면에 바이어스(bias)해줌; 동일한 정상상태의 조건 아래 플라즈마를 만들어줄 전기가 공급됨. 플라즈마는 전리 알곤개스를 함유함; 그런 후 낮은 압력 아래 전리 알곤개스로 표면을 고르게 식각함. 여기에는 식각단계중 플라즈마를 유지해주기에 충분한 플라즈마 전기가 있어야 함.
  2. 알곤개스가 처리실로 오는 유입률을 줄임으로써 식각단계중 압력을 줄여주는 청구사항 1호에 따른 방법.
  3. 플라즈마 전기와 바이어스 전기와의 비율이 약 4대 1에서부터 10대 1 사이인, 청구사항 1호에 따른 방법.
  4. 플라즈마 전기와 바이어스 전기의 비율이 최소한 약 10 대 1인, 청구사항 1호에 따른 방법.
  5. 플라즈마를 사용해 금속 또는 반도체 표면을 물리적으로 식각하는, 아래의 단계들을 이뤄지는 방법; 직류표면차를 가해줌으로써 표면을 바이어스함; 유전(誘電)적으로 결합된 전원(電源)을 가진 처리실 내부에서 고압상태의 개스로 플라즈마를 때림; 개스 압력이 낮춰진 상태에서, 타격단계에서와 같은 바이어스 전기에 대한 플라즈마 전기의 비율을 유지하면서, 바이어스된 웨이퍼에 끌어 모아진 전리 입자들로 표면을 식각함.
  6. 아래의 단계들로 이뤄지는 반도체 장치 제조 방법; 아래의 단계들에 따라 처리실 내에서의 반도체 웨이퍼 표면 사전 정화; 처리실 내에서 웨이퍼를 바이어스함으로써 처리실 내에 고압상태의 알곤개스의 흐름을 동시에 유지시켜주는 동안 전리 알곤개스로 된 고압 플라즈마를 생산함; 낮춰진 압력속에 전리 알곤개스로 표면을 뚜드려 정화처리함; 또한 타격단계와 동시에 플라즈마 생산시와 같은 수준으로 바이어스 전기에 대한 플라즈마 전기의 비율을 유지함.
  7. 플라즈마 전기와 바이어스 전기와의 비율이 약 4 대 1에서 12 대 1 사이인, 청구사항 5호에 따른 방법.
  8. 플라즈마 전기와 바이어스 전기와의 비율이 최소한 약 10 대 1인, 청구사항 7호에 따른 방법.
  9. 타격단계가 압력이 1 mT 이하인 상태에서 수행되는, 청구사항 6호에 따른 방법.
KR1019960054195A 1995-11-17 1996-11-15 실리콘 웨이퍼 식각 처리의 개량된 방법 KR970030456A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56008395A 1995-11-17 1995-11-17
US08/560,083 1995-11-17

Publications (1)

Publication Number Publication Date
KR970030456A true KR970030456A (ko) 1997-06-26

Family

ID=24236301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054195A KR970030456A (ko) 1995-11-17 1996-11-15 실리콘 웨이퍼 식각 처리의 개량된 방법

Country Status (3)

Country Link
EP (1) EP0774772A1 (ko)
JP (1) JPH09172004A (ko)
KR (1) KR970030456A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050069651A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Plasma processing system
JP5723377B2 (ja) 2009-11-09 2015-05-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体のためのエッチングプロセス
CN102598223B (zh) 2009-11-09 2015-03-25 3M创新有限公司 用于半导体的各向异性蚀刻的工艺
CN102647845B (zh) * 2011-02-22 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体点火的装置、方法和半导体设备
US10892143B2 (en) 2016-10-21 2021-01-12 Applied Materials, Inc. Technique to prevent aluminum fluoride build up on the heater
CN110246737B (zh) * 2018-03-08 2021-07-06 长鑫存储技术有限公司 一种半导体晶圆结构的刻蚀方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617459A (en) * 1967-09-15 1971-11-02 Ibm Rf sputtering method and apparatus for producing insulating films of varied physical properties
DE3632340C2 (de) * 1986-09-24 1998-01-15 Leybold Ag Induktiv angeregte Ionenquelle
KR920002864B1 (ko) * 1987-07-20 1992-04-06 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리방법 및 그 장치
US5223457A (en) * 1989-10-03 1993-06-29 Applied Materials, Inc. High-frequency semiconductor wafer processing method using a negative self-bias
US5279669A (en) * 1991-12-13 1994-01-18 International Business Machines Corporation Plasma reactor for processing substrates comprising means for inducing electron cyclotron resonance (ECR) and ion cyclotron resonance (ICR) conditions

Also Published As

Publication number Publication date
JPH09172004A (ja) 1997-06-30
EP0774772A1 (en) 1997-05-21

Similar Documents

Publication Publication Date Title
US5780359A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
WO2003010799A3 (en) Plasma ashing process
KR920010777A (ko) 기판처리장치 및 기판 처리방법
MY132614A (en) Adjustable dual frequency voltage dividing plasma reactor
EP1090413A4 (en) METHOD FOR FORMING HIGH-FORM FACTOR ORIFICES
KR102035585B1 (ko) 플라즈마 처리 방법
EP0651070A1 (en) Methods for removing contaminants from vacuum chamber surfaces
KR0175688B1 (ko) 산소가스 전처리를 갖는 플라즈마 애싱방법
WO2003030238A1 (fr) Procede de traitement
KR950015652A (ko) 반도체 집적회로장치의 제조방법 및 제조장치
EP1078389A1 (en) Reduction of metal oxide in dual frequency plasma etch chamber
KR970030456A (ko) 실리콘 웨이퍼 식각 처리의 개량된 방법
KR950014365A (ko) 얇은 층, 특히 인듐-주석-산화물 층을 에칭하는 방법 및 장치
JPS57200569A (en) Apparatus for treating surface with gas decomposed by light
KR970052711A (ko) 웨이퍼 가공처리시 미립자 오염물의 감소방법 및 장치
JPS6459820A (en) Dry etching
KR950006973B1 (ko) 반도체 디바이스의 금속배선형성방법
JP2002217168A (ja) プラズマ処理方法
KR100792328B1 (ko) 플라즈마 식각장비의 석영관 장치
JP4127370B2 (ja) プラズマ処理方法
JPH03107480A (ja) プラズマ処理装置
KR950009251Y1 (ko) 스퍼터 장비의 웨이퍼 척
KR100698927B1 (ko) 플라즈마 처리 방법
KR960009551Y1 (ko) 반도체 제조용 스퍼터링 장비
JPH07153597A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid