KR970029080A - 반도체 메모리 장치의 가비지 데이터 방지회로 - Google Patents
반도체 메모리 장치의 가비지 데이터 방지회로 Download PDFInfo
- Publication number
- KR970029080A KR970029080A KR1019950044854A KR19950044854A KR970029080A KR 970029080 A KR970029080 A KR 970029080A KR 1019950044854 A KR1019950044854 A KR 1019950044854A KR 19950044854 A KR19950044854 A KR 19950044854A KR 970029080 A KR970029080 A KR 970029080A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- control clock
- generating
- inputting
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리장치에 직렬데이터를 쓰기위하여 병렬데이터로 변환하고 해당어드레스를 지정하는 과정에서 발생되는 가비지데이터가 쓰여짐을 방지하며 실제의 데이터가 해당 어드레스에 쓰여짐으로써 메모리를 효율적으로 사용하도록 한다.
3. 발명의 해결방법의 요지
시스템클럭을 발생하는 수단과 제1제어클럭을 발생하는 수단을 가지고 있는 반도체 메모리장치의 가비지데이터 방지회로에 있어서 : 상기 시스템클럭을 소정 분주된 클럭을 인버팅하여 변환클럭을 발생하는 변환클럭 발생수단과; 상기 변환클럭에 동기되어 직렬데이터를 병렬데이터로 변환하는 직병렬변환수단과; 상기 제1제어클럭을 입력하여 지연제어클럭을 발생하는 지연제어클럭 발생수단과; 상기 지연제어클럭을 입력하여 어드레스 인에블신호를 발생하는 어드레스 인에블신호 발생수단과; 상기 지연제어클럭의 상승에지마다 상기 병력데이터를 입력하고 지연병렬데이터로 변환하여 출력하는 지연병렬데이터 변환수단과; 상기 어드레스 인에이블신호에 동기되어 카운팅동작을 수행하고 어드레스를 발생하는 어드레스 발생수단과; 상기 제1제어클럭을 상기 시스템클럭에 동기하여 입력한 뒤 쓰기제어신호를 발생하는 쓰기제어신호 발생수단으로 구성한다.
4. 발명의 중요한 용도
반도체메모리장치.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 반도체 메모리장치에 직렬데이터를 쓰기동작을 수행하는 도중에 발생되는 가비지데이터가 쓰여짐을 방지하기 위한 가비지데이터 방지회로를 나타내는 구성도,
제4도는 본 발명에 따라 직렬데이터가 병렬데이터로 변환되고 반도체 메모리장치에 쓰여지는 과정에서 발생되는 각종 파형들을 나타내는 도면.
Claims (3)
- 시스템클럭을 발생하는 수단과 제1제어클럭을 발생하는 수단을 가지고 있는 반도체 메모리장치의 가비지데이터 방지회로에 있어서 : 상기 시스템클럭을 소정 분주된 클럭을 인버팅하여 변환클럭을 발생하는 변환클럭 발생수단과; 상기 변환클럭에 동기되어 직렬데이터를 병렬데이터로 변환하는 직병렬변환수단과; 상기 제1제어클럭을 입력하여 지연제어클럭을 발생하는 지연제어클럭 발생수단과; 상기 지연제어클럭을 입력하여 어드레스 인에블신호를 발생하는 어드레스 인에블신호 발생수단과; 상기 지연제어클럭의 상승에지마다 상기 병렬데이터를 입력하고 지연병렬데이터로 변환하여 출력하는 지연병렬데이터 변환수단과; 상기 어드레스 인에이블신호에 동기되어 카운팅동작을 수행하고 어드레스를 발생하는 어드레스 발생수단과; 상기 제1제어클럭을 상기 시스템클럭에 동기하여 입력한 뒤 쓰기제어신호를 발생하는 쓰기제어신호 발생수단으로 이루어짐을 특징으로 하는 가비지데이터 방지회로.
- 제1항에 있어서, 상기 지연제어클럭발생수단이; 상기 제1제어클럭을 인버팅하여 제어클럭을 발생하는 제1인버터와; 상기 제어클럭에 동기되어 하이레벨로 고정되어 있는 입력을 토글시켜 제1토글신호를 발생하는 제1디플립플롭과; 상기 제1제어클럭을 일측으로 입력하고 상기 제1토글신호를 타측으로 입력하여 논리곱동작을 수행하여 지연제어클럭을 발생하는 제1앤드 게이트로 이루어짐을 특징으로 하는 가비지데이터 방지회로.
- 제1항에 있어서, 상기 어드레스 인에블신호 발생수단이; 상기 지연제어클럭을 인버팅하여 인버팅지연제어클럭을 발생하는 제2인버터와; 상기 인버팅지연제어클럭에 동기되어 하이레벨로 고정되어 있는 입력을 토글시켜 제2토글신호를 발생하는 제2디플립플롭과; 상기 지연제어클럭을 일측으로 입력하고 상기 제2토글신호를 타측으로 입력하여 논리곱동작을 수행하여 상기 어드레스 인에블신호를 발생하는 제2앤드게이트로 이루어짐을 특징으로 하는 가비지데이터 방지회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044854A KR0155217B1 (ko) | 1995-11-29 | 1995-11-29 | 반도체 메모리장치의 가비지데이터 방지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044854A KR0155217B1 (ko) | 1995-11-29 | 1995-11-29 | 반도체 메모리장치의 가비지데이터 방지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029080A true KR970029080A (ko) | 1997-06-26 |
| KR0155217B1 KR0155217B1 (ko) | 1998-11-16 |
Family
ID=19436502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950044854A KR0155217B1 (ko) | 1995-11-29 | 1995-11-29 | 반도체 메모리장치의 가비지데이터 방지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155217B1 (ko) |
-
1995
- 1995-11-29 KR KR1019950044854A patent/KR0155217B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155217B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970051229A (ko) | 비동기 발생신호를 사용하는 반도체 메모리 장치 | |
| KR950020130A (ko) | 메모리 어드레싱 방법 및 장치 | |
| KR880011803A (ko) | 메모리 장치 | |
| KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
| KR870002697A (ko) | 다이나믹형 반도체 기억장치용 클럭신호 발생회로 | |
| CN111934655B (zh) | 一种脉冲时钟产生电路、集成电路和相关方法 | |
| KR970029080A (ko) | 반도체 메모리 장치의 가비지 데이터 방지회로 | |
| KR970002679A (ko) | 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로 | |
| KR920001318A (ko) | 마이크로프로세서 | |
| KR960039622A (ko) | 비중첩 신호 발생 회로 | |
| KR970029782A (ko) | 스태틱램 | |
| KR970019066A (ko) | 동작 전류를 감소시킨 반도체 메모리장치의 데이타 입력 버퍼회로 | |
| KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| KR970012709A (ko) | 블록 기록 시스템을 이용하는 반도체 메모리 | |
| KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
| KR950006613A (ko) | 중앙처리장치와 주변장치간의 버스이양장치 | |
| KR930014509A (ko) | 저주파수 발진기를 이용한 고해상도 비디오 신호 처리장치 | |
| KR930018352A (ko) | 시스템 콘트롤라의 클럭 재발생 회로 | |
| KR970049847A (ko) | 프린터에서 해상도 변환 기능을 갖춘 병/직렬 변환 장치 | |
| KR970012702A (ko) | 동기형 반도체 메모리 장치를 이용한 비동기형 반도체 메모리 장치 | |
| KR930010727A (ko) | 컴퓨터 시스템의 dma 어드레스 확장장치 | |
| KR980004976A (ko) | 반도체 메모리 장치의 클럭 발생 제어기 및 클럭 발생 제어 방법 | |
| KR960011611A (ko) | 클럭-더블링 장치 | |
| KR940017592A (ko) | 메모리보드의 라이트 래치제어장치 | |
| KR980004982A (ko) | 칼럼 에드레스 버퍼 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050704 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |