KR970024044A - 반도체 패키지의 구조 및 제조방법 - Google Patents

반도체 패키지의 구조 및 제조방법 Download PDF

Info

Publication number
KR970024044A
KR970024044A KR1019950034121A KR19950034121A KR970024044A KR 970024044 A KR970024044 A KR 970024044A KR 1019950034121 A KR1019950034121 A KR 1019950034121A KR 19950034121 A KR19950034121 A KR 19950034121A KR 970024044 A KR970024044 A KR 970024044A
Authority
KR
South Korea
Prior art keywords
conductors
substrate
conductive balls
external leads
forming
Prior art date
Application number
KR1019950034121A
Other languages
English (en)
Other versions
KR0161870B1 (ko
Inventor
허기록
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950034121A priority Critical patent/KR0161870B1/ko
Publication of KR970024044A publication Critical patent/KR970024044A/ko
Application granted granted Critical
Publication of KR0161870B1 publication Critical patent/KR0161870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 고밀도 실장이 가능하고 고속 디바이스에 적합하도록 한 반도체 패키지의 구조 및 제조방법에 관한 것이다.
이와 같은 본 발명의 반도체 패키지의 구조는 기판과, 상기 기판 양측에 상하로 관통되어 형성된 제 1 컨덕터들과, 상기 제 1 컨덕터들 상하에 전기적 연결을 위해 형성된 전도성 볼들과, 상기 전도성 볼들 상부에 형성된 반도체 칩들과, 상기 기판 가장자리 양측 상하에 형성된 제 2 컨덕터들과, 상기 제 2 컨덕터들과 연결되는 내부 리드들과, 상기 각 내부 리드들로 부터 연장되어 형성되는 외부 리드들과, 상기 외부 리드들을 제외한 모든 패키지 요소들을 몰드한 에폭시 몰딩 콤파운드를 포함하여 구성되고, 본 발명의 반도체 패키지의 제조방법은 기판 양측을 상하로 관통하여 제 1 컨덕터들을 형성하는 공정과, 상기 기판 가장자리 양측 상하에 제 2 컨덕터들을 형성하는 공정과, 상기 제 2 컨덕터들과, 내,외부 리드들을 연결하는 공정과, 반도체 칩들 상측에 전도성 볼들을 형성하는 공정과, 상기 기판의 제 1 컨덕터들과 상기 반도체 칩들의 전도성 볼들을 전기적 연결을 위해 본딩시키는 공정과, 외부 리드들을 제외한 상기 모든 패키지 요소들을 에폭시 몰딩 콤파운드로 몰딩하는 공정과, 리드 프레임의 트리밍 공정 및 상기 외부 리드들을 포밍하는 공정을 포함하여 이루어진다.
따라서, 고밀도 실장이 가능하고 고속 디바이스에 유리하다.

Description

반도체 패키지의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 반도체 패키지의 단면구조도.

Claims (4)

  1. 기판과, 상기 기판 양측에 상하로 관통되어 형성된 제 1 컨덕터들과, 상기 제 1 컨덕터들 상하에 전기적 연결을 위해 형성된 전도성 볼들과, 상기 전도성 볼들 상부에 형성된 반도체 칩들과, 상기 기판 가장자리 양측 상하에 형성된 제 2 컨덕터들과, 상기 제 2 컨덕터들과 연결되는 내부 리드들과, 상기 각 내부 리드들로 부터 연장되어 형성되는 외부 리드들과, 상기 외부 리드들을 재외한 모든 패키지 요소들을 몰드한 에폭시 몰딩 콤파운드를 포함하여 구성됨을 특징으로 하는 반도체 패키지의 구조.
  2. 제 1 항에 있어서, 제 1 컨덕터들과 제 2 컨덕터들을 기판 내부적으로 연결된 것을 특징으로 하는 반도체 패키지의 구조.
  3. 제 1 항에 있어서, 내부 리드들은 상하 각 리드의 하부 표면 사이에 절연 테이프로 절연시킨 것을 특징으로 하는 반도체 패키지의 구조.
  4. 기판 양측을 상하로 관통하여 제 1 컨덕터들을 형성하는 공정과, 상기 기판 가장자리 양측 상하에 제 2 컨덕터들을 형성하는 공정과, 상기 제 2 컨덕터들과 내, 외부 리드들을 연결하는 공정과, 반도체 칩들 상측에 전도성 볼들을 형성하는 공정과, 상기 기판의 제 1 컨덕터들과 상기 반도체 칩들의 전도성 볼들을 전기적 연결을 위해 본딩시키는 공정과, 외부 리드들을 제외한 상기 모든 패키지 요소들을 에폭시 몰딩 콤파운드로 몰딩하는 공정과, 리드 프레임의 트리밍 공정 및 상기 외부 리드들을 포밍하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 패키지의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034121A 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법 KR0161870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034121A KR0161870B1 (ko) 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034121A KR0161870B1 (ko) 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR970024044A true KR970024044A (ko) 1997-05-30
KR0161870B1 KR0161870B1 (ko) 1998-12-01

Family

ID=19429331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034121A KR0161870B1 (ko) 1995-10-05 1995-10-05 반도체 패키지의 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR0161870B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590477B1 (ko) * 2004-12-22 2006-06-19 삼성전자주식회사 마더보드의 가장자리를 이용한 메모리 모듈과 마더보드의접속 구조 및 이에 적합한 구조의 메모리 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590477B1 (ko) * 2004-12-22 2006-06-19 삼성전자주식회사 마더보드의 가장자리를 이용한 메모리 모듈과 마더보드의접속 구조 및 이에 적합한 구조의 메모리 모듈

Also Published As

Publication number Publication date
KR0161870B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
US6489678B1 (en) High performance multi-chip flip chip package
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
KR850700086A (ko) 집적회로
KR970077385A (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
KR940012549A (ko) 반도체 펙케지
US5796038A (en) Technique to produce cavity-up HBGA packages
US4748538A (en) Semiconductor module
KR920001689A (ko) 반도체장치 및 그 제조방법
KR880011910A (ko) 수지봉합형 집적회로장치
EP0378209A3 (en) Hybrid resin-sealed semiconductor device
JPH05299456A (ja) 樹脂封止型半導体装置
TWI697997B (zh) 封裝結構及其製造方法
KR970024044A (ko) 반도체 패키지의 구조 및 제조방법
US6846697B2 (en) Integrated circuit packages and the method for making the same
TWI827014B (zh) 封裝結構及內埋功率晶片的電路板組件
JP3466354B2 (ja) 半導体装置
CN213242543U (zh) 一种增加芯片面积的引线框架封装结构
US20230343694A1 (en) Packaging structure with embedded power chip and circuit board module having the same
KR900001833B1 (ko) 수지봉합형 반도체장치
JP3136274B2 (ja) 半導体装置
KR930005488B1 (ko) 수지밀봉 반도체장치
KR19980028087A (ko) 3차원 반도체 패키지 및 그 제조방법
KR960005969A (ko) 반도체 패키지
KR20000026099A (ko) 칩크기 반도체 패키지와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee