KR960005969A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR960005969A
KR960005969A KR1019940015932A KR19940015932A KR960005969A KR 960005969 A KR960005969 A KR 960005969A KR 1019940015932 A KR1019940015932 A KR 1019940015932A KR 19940015932 A KR19940015932 A KR 19940015932A KR 960005969 A KR960005969 A KR 960005969A
Authority
KR
South Korea
Prior art keywords
chip
lead
semiconductor package
holes
encapsulation body
Prior art date
Application number
KR1019940015932A
Other languages
English (en)
Other versions
KR0129198B1 (ko
Inventor
손덕수
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940015932A priority Critical patent/KR0129198B1/ko
Publication of KR960005969A publication Critical patent/KR960005969A/ko
Application granted granted Critical
Publication of KR0129198B1 publication Critical patent/KR0129198B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 특히 외부 돌풀 리드를 없애 실장 면적을 최소화하고, 여러개의 칩을 하나의 패키지에 내장시켜 멀티칩 화 하는 데 목적이 있는 본 발명은 반도체 칩(11)(11'), 상기 칩(11)의 외부로의 전기적 접속 경로를 이루는 리이드(12), 상기 칩(11)과 리이드(12)를 전기적으로 연결시키는 금속 와이어(13)와 상기 칩(11), 리이드(12) 및 금속 와이어(13)를 봉하여 막는 봉지체(14)를 포함하며, 상기 봉지체(14)의 양측에 상,하를 관통하도록 형성된 다수개의 통공(15) 및 상기 통공(15)에 위치하도록 상기 리이드(12)에 연장 형성된 홀형 아웃 리드(12a) 각부를 포함한 구조로 되어 있으며, 이와 같은 본 발명에 의한 반도체 패키지는 봉지체(14)의 양측에 형성된 통공(15)에 도체봉(16)을 끼워 기판(17)에 표면 실장하도록 되어 있다. 따라서, 외부 돌출 리드가 없으므로 기판 면적을 최소화할 수 있고, 멀티 칩 패키지의 구성이 용이하며, 제조 공정의 간소화를 이룰 수 있는 효과가 있다.

Description

반도체 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래 일반적으로 알려지고 있는 반도체 패키지의 구조를 보인 종단면도.
제 2 도는 본 발명에 의한 반도체 패키지의 구조를 보인 내부 투시도.
제 3 도는 본 발명에 의한 반도체 패키지를 실장하기 위한 기판 구성도.
제 4 도 및 제 5 도는 제 3 도의 A부 상세도로서, 제 4 도는 횡단면도이고, 제 5 도는 종단면도.

Claims (4)

  1. 반도체 칩, 상기 칩의 외부로의 전기적 접속 경로를 일는 리이드, 상기 칩과 리이드를 전기적으로 연결시키는 금속 와이어와 상기 칩, 리이드 및 금속 와이어를 봉하여 막는 봉지체를 포함하며, 상기 봉지체의 양측에 상,하를 관통하도록 형성된 다수개의 통공 및 상기 통공에 위치하도록 상기 리이드에 연장 형성된 홀형 아웃 리드 각부를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 적어도 2개 이상의 반도체 칩을 병렬로 연결하여 멀티칩으로 구성한 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 적충되는 반도체 칩의 사이에는 쇼트 방지를 위한 절연막이 개재됨을 특징으로 하는 반도체 패키지.
  4. 제 1 항 또는 제 2 항에 있어서, 칩을 에워싸는 봉지체의 통공에 도체봉을 끼워 기판에 표면 실장함을 특징으로 하는 반도체 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015932A 1994-07-04 1994-07-04 반도체 패키지 KR0129198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015932A KR0129198B1 (ko) 1994-07-04 1994-07-04 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015932A KR0129198B1 (ko) 1994-07-04 1994-07-04 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960005969A true KR960005969A (ko) 1996-02-23
KR0129198B1 KR0129198B1 (ko) 1998-04-06

Family

ID=19387221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015932A KR0129198B1 (ko) 1994-07-04 1994-07-04 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0129198B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200073561A (ko) * 2018-12-14 2020-06-24 주식회사 엘지화학 탄소섬유용 안정화 섬유의 제조방법 및 이를 이용한 탄소섬유의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200073561A (ko) * 2018-12-14 2020-06-24 주식회사 엘지화학 탄소섬유용 안정화 섬유의 제조방법 및 이를 이용한 탄소섬유의 제조방법

Also Published As

Publication number Publication date
KR0129198B1 (ko) 1998-04-06

Similar Documents

Publication Publication Date Title
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US5260601A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
KR920001690A (ko) 수지봉지형 반도체장치
KR920010853A (ko) 수지봉지형 반도체장치
KR920010850A (ko) 수지봉지형 반도체장치와 그 제조방법
KR900007301B1 (ko) 반도체패키지
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
KR960005969A (ko) 반도체 패키지
JPS61144834A (ja) 樹脂封止型半導体装置
JPH04171848A (ja) 半導体装置
JPH0536889A (ja) 半導体装置
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
JPH0320067B2 (ko)
KR100206975B1 (ko) 반도체 패키지
KR950030318A (ko) 기판 접속용 도체홀을 갖는 반도체 패키지
KR930005147A (ko) 반도체칩모듈 및 그 제조방법
KR920001699A (ko) 반도체장치
JPH02288254A (ja) 半導体装置およびその配線基板
JPS61168248A (ja) 樹脂封止型半導体装置
KR930014889A (ko) 반도체장치
KR930017152A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee