KR970023413A - 비동기 램용 클럭펄스 발생기 - Google Patents

비동기 램용 클럭펄스 발생기 Download PDF

Info

Publication number
KR970023413A
KR970023413A KR1019950035655A KR19950035655A KR970023413A KR 970023413 A KR970023413 A KR 970023413A KR 1019950035655 A KR1019950035655 A KR 1019950035655A KR 19950035655 A KR19950035655 A KR 19950035655A KR 970023413 A KR970023413 A KR 970023413A
Authority
KR
South Korea
Prior art keywords
clock pulse
self
pulse generator
signal
address transition
Prior art date
Application number
KR1019950035655A
Other languages
English (en)
Other versions
KR0154730B1 (ko
Inventor
이중언
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035655A priority Critical patent/KR0154730B1/ko
Publication of KR970023413A publication Critical patent/KR970023413A/ko
Application granted granted Critical
Publication of KR0154730B1 publication Critical patent/KR0154730B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thermotherapy And Cooling Therapy Devices (AREA)
  • Media Introduction/Drainage Providing Device (AREA)
  • Prostheses (AREA)
  • Dram (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
비동기 램용 클럭펄스 발생기
2. 발명이 해결하려고 하는 기술적 과제
자체 조정기능을 가지는 비동기 램용 클럭 펄스 발생기를 제공함에 있다.
3. 발명의 해결방법의 요지
개시된 발생기는, 수신되는 어드레스의 변화를 검출하여 어드레스 천이신호를 발생하는 어드레스 천이검출부와; 출력되는 클럭 펄스폭을 조정하기 위해 귀환되는 출력 클럭을 수신하여 셀프신호를 출력하는 셀프 타이머부와; 상기 어드레스 천이신호와 상기 셀프 타이머부의 상기 셀프신호에 응답하여 상기 출력클럭을 발생하는 래치부를 가짐을 특징으로 한다.
4. 발명의 중요한 요도
비동기 램용 클럭펄스 발생기에 유효 적합하게 사용된다.

Description

비동기 램용 클럭펄스 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 클럭펄스 발생기의 회로블럭도.

Claims (3)

  1. 클럭펄스 발생기에 있어서: 수신되는 어드레스의 변화를 검출하여 어드레스 천이신호를 발생하는 어드레스 천이검출부와; 출력되는 클럭 펄스폭을 조정하기 위해 귀환되는 출력 클럭을 수신하여 셀프신호를 출력하는 셀프 타이머부와; 상기 어드레스 천이신호와 상기 셀프 타이머부의 상기 셀프신호에 응답하여 상기 출력클럭을 발생하는 래치부를 가짐을 것을 특징으로 하는 클럭펄스 발생기.
  2. 제1항에 있어서, 상기 래치부는 플립플롭소자로 구성한 것을 특징으로 하는 클럭펄스 발생기.
  3. 제2항에 있어서, 상기 클럭펄스 발생기는 비동기 램의 사이즈에 대응되는 클럭펄스폭을 생성하는 것을 특징으로 하는 클럭펄스 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035655A 1995-10-16 1995-10-16 비동기 램용 클럭펄스 발생기 KR0154730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035655A KR0154730B1 (ko) 1995-10-16 1995-10-16 비동기 램용 클럭펄스 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035655A KR0154730B1 (ko) 1995-10-16 1995-10-16 비동기 램용 클럭펄스 발생기

Publications (2)

Publication Number Publication Date
KR970023413A true KR970023413A (ko) 1997-05-30
KR0154730B1 KR0154730B1 (ko) 1998-12-01

Family

ID=19430343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035655A KR0154730B1 (ko) 1995-10-16 1995-10-16 비동기 램용 클럭펄스 발생기

Country Status (1)

Country Link
KR (1) KR0154730B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729918B1 (ko) * 2005-10-25 2007-06-18 주식회사 하이닉스반도체 펄스 수를 선택적으로 조절하는 펄스 발생기와 이를포함하는 반도체 메모리 장치의 내부 전압 트리밍 제어회로 및 내부 전압 트리밍 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729918B1 (ko) * 2005-10-25 2007-06-18 주식회사 하이닉스반도체 펄스 수를 선택적으로 조절하는 펄스 발생기와 이를포함하는 반도체 메모리 장치의 내부 전압 트리밍 제어회로 및 내부 전압 트리밍 제어 방법

Also Published As

Publication number Publication date
KR0154730B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR920003135A (ko) 전압 증배기
KR920017237A (ko) 기판 바이어스 발생장치
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR900003723A (ko) 마이크로프로세서 및 직접회로 장치
KR970023413A (ko) 비동기 램용 클럭펄스 발생기
KR970060222A (ko) 동기형 반도체 메모리 장치
KR940012823A (ko) 클록신호 생성회로
KR940026965A (ko) 컬럼 어드레스 천이 검출회로
KR960039622A (ko) 비중첩 신호 발생 회로
KR900008756A (ko) 발전기의 부하 검출장치
KR970029829A (ko) 고전압 발생회로
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR980004988A (ko) 버스트 카운터
KR980006911A (ko) 인에이블 신호를 갖는 레지스터
KR970023359A (ko) 워드라인 구동기용 부트스트랩회로
KR920017354A (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR920003648A (ko) 동기형 클럭발생회로
KR970029830A (ko) 백 바이어스 발생회로
KR970017909A (ko) 외부 제어가능한 기판 바이어스 전압 발생회로
KR960009398A (ko) 동기식 클럭 발생회로
KR920000018A (ko) 시각을 알리는 시계
KR920015728A (ko) 전압레벨검출회로
KR940017138A (ko) 안정 펄스 발생기
KR970019036A (ko) 동기식 반도체 메모리장치의 내부클럭 발생 방법
KR970022363A (ko) 펄스도플러레이다의 송신주파수 및 펄스반복주기 모드변환회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee