KR970018283A - 타이 바를 이용한 반도체 칩 패키지 - Google Patents

타이 바를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR970018283A
KR970018283A KR1019950033330A KR19950033330A KR970018283A KR 970018283 A KR970018283 A KR 970018283A KR 1019950033330 A KR1019950033330 A KR 1019950033330A KR 19950033330 A KR19950033330 A KR 19950033330A KR 970018283 A KR970018283 A KR 970018283A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tie bar
chip package
die pad
fixing
Prior art date
Application number
KR1019950033330A
Other languages
English (en)
Other versions
KR0156335B1 (ko
Inventor
송영희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950033330A priority Critical patent/KR0156335B1/ko
Publication of KR970018283A publication Critical patent/KR970018283A/ko
Application granted granted Critical
Publication of KR0156335B1 publication Critical patent/KR0156335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 칩을 안착시킨 다이 패드를 고정하기 위한 타이 바에 관한 것으로서, 더욱 상세하게는 다이패드를 고정하는 타이 바에 다수의 내부 리이드를 동시에 고정할 수 있도록 하기 위한 타이 바를 이용한 반도체 칩 패키지에 관한 것이다.
본 발명은, 다이패드, 칩, 리이드 및 와이어로 구성한 반도체 칩을 에폭시로 몰딩하여 성형한 반도체 칩 패키지에 있어서, 상기 다이패드와 내부리이드를 그 하부에서 고정하기 위한 타이 바로 구성함을 특징으로 하는 타이 바를 이용한 반도체 칩 패키지이다. 이상에서와 같은 본 발명의 작용과 효과를 살펴보면 다음과 같다. 박형 패키지용 리드프레임의 두께가 얇어짐에 따라 변형가능성의 증가를 방지하는 작용이 가능하며 조리공정중에 리드프레임의 변형 가능성을 억제하 수 있음과 동시에 단변에 타이 바를 설치함으로써 다이 패드의 변형에 의한 와이어의 파손을 방지하여 반도체 칩 패키지의 신뢰성을 시킬 수 있는 효과가 있다.

Description

타이 바를 이용한 반도체 칩 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 타이 바를 이용한 반도체 칩 패키지를 나타내는 단면도,
제3도(A)는 본 발명의 타이 바를 나타내는 평면도,
(B)는 본 발명의 타이 바를 이용한 반도체 칩 패키지를 나타내는 평면도.

Claims (2)

  1. 다이패드(10), 칩(12), 리이드(16) 및 와이어(18)로 구성한 반도체 칩을 에폭시로 몰딩하여 성형한 반도체 칩 패키지에 있어서, 상기 다이패드(10)와 내부리이드(22)를 그 하부에서 고정하기 위한 타이 바(14)로 구성함을 특징으로 하는 타이 바를 이용한 반도체 칩 패키지.
  2. 제1항에 있어서, 상기 타이 바(14)는 장방향바(26), 각각의 내부리이드(22)에 대응하는 다수의 단방향바(24)를 형성한 것임을 특징으로 하는 타이 바를 이용한 반도체 칩 패키지.
KR1019950033330A 1995-09-30 1995-09-30 타이 바를 이용한 반도체 칩 패키지 KR0156335B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033330A KR0156335B1 (ko) 1995-09-30 1995-09-30 타이 바를 이용한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033330A KR0156335B1 (ko) 1995-09-30 1995-09-30 타이 바를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR970018283A true KR970018283A (ko) 1997-04-30
KR0156335B1 KR0156335B1 (ko) 1998-12-01

Family

ID=19428806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033330A KR0156335B1 (ko) 1995-09-30 1995-09-30 타이 바를 이용한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR0156335B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002912A (ko) 2015-06-30 2017-01-09 조인형 다용도용 파이프 플라이어

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170002912A (ko) 2015-06-30 2017-01-09 조인형 다용도용 파이프 플라이어

Also Published As

Publication number Publication date
KR0156335B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR960009136A (ko) 반도체 패키지 및 그 제조방법
KR970053752A (ko) 엘.오.씨(LOC:Lead On Chip) 패키지 및 그 제조방법
KR970024071A (ko) 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same)
KR970018283A (ko) 타이 바를 이용한 반도체 칩 패키지
KR950021455A (ko) 수지 봉지형 반도체 장치
KR910020875A (ko) Ic용 리드프레임
KR910001949A (ko) 무플래그 리드프레임, 피키지 및 방법
KR0137068B1 (ko) 리드 프레임
KR970024106A (ko) 업셋 조정된 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR200148634Y1 (ko) 반도체 패키지
KR930011188A (ko) 반도체 장치용 리이드 프레임
KR930007926Y1 (ko) 듀얼 리드프레임
KR980006209A (ko) 반도체 패키지 디바이스
KR970013262A (ko) 연장된 내부리드를 갖는 리드프레임
KR970024065A (ko) 반도체 칩이 타이바에 의해 고정되어 있는 반도체 칩 패키지
KR0121172Y1 (ko) 플렉시블 리드프레임
KR970013277A (ko) 패키지를 불량 방지용 홈이 형성된 리드프레임
KR970018465A (ko) 반도체 패키지의 리드 프레임
KR970024097A (ko) 외부리드가 인접한 리드 프레임 소자금속과 분리된 반도체 칩 패키지의 리드프레임
KR970013275A (ko) 관통홀이 형성된 리드프레임을 갖는 반도체 칩 패키지
KR950034719A (ko) 리드 프레임 및 이 리드 프레임을 포함한 패키지 디바이스 제조 방법
KR970072355A (ko) 반도체 패키지의 리드프레임 구조
KR940027143A (ko) 반도체 장치용 리드 프레임
KR970008542A (ko) Loc용 리드프레임
KR970018464A (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee