KR970017981A - 반도체 장치 제조방법 - Google Patents
반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR970017981A KR970017981A KR1019950031052A KR19950031052A KR970017981A KR 970017981 A KR970017981 A KR 970017981A KR 1019950031052 A KR1019950031052 A KR 1019950031052A KR 19950031052 A KR19950031052 A KR 19950031052A KR 970017981 A KR970017981 A KR 970017981A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polysilicon
- plasma
- profile
- semiconductor device
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
처음 폴리실리콘을 식각한 후 후속 폴리실리콘 식각시에 측벽 잔유물을 남기지 않고 식각하는 용이한 방법을 개시한다.
폴리 실리콘 패턴 형성에 있어서, 후속 공정의 식각 용이성을 확보하기 위하여 폴리 실리콘의 프로파일(profi1e)을 음의 기울기로 형성하는 것을 특징으로 하는 반도체 장치 제조방법을 제공한다. 상기 폴리 실리콘 패터닝은 염소(Cl) 및 브롬(Br) 계열의 플라즈마를 이용하여 식각 후 SF6계열 플라즈마를 이용하여 추가 식각하는 2단계로 이루어지는 것이 바람직하다. 상기 2번째 식각단계인 SF6계열 플라즈마 식각에서 폴리실리콘과 산화막과의 선택비가 15 : 1 이상인 조건의 플라즈마로 사용하는 것이 바람직하다.
본 발명에 의하면, 폴리실리콘 식각시 폴리실리콘 프로마일을 음의 기울기로 만들어주면 폴리실리콘 측면에 절연막으로 쌓여진 경우도 후속 폴리실리콘 식각시에 수직 식각도 가능하고 측벽 잔유물을 완벽하게 제거할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도 내지 제10도는 본 발명에 의한 폴리실리콘 식각 공정을 포함하는 플래쉬 메모리 제조공정을 나타낸 단면도이다.
Claims (3)
- 폴리 실리콘 패턴 형성에 있어서, 후속 공정의 식각 용이성을 확보하기 위하여 폴리 실리콘의 프로파일(profile)을 음의 기울기로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제1항에 있어서, 상기 폴리 실리콘 패터닝은 염소(Cl) 및 브롬(Br) 계열의 플라즈마를 이용하여 식각후 SF6계열 플라즈마를 이용하여 추가 식각 하는 2단계로 이루어지는 것을 특징으로 하는 반도체 장치 제조방법.
- 제2항에 있어서, 상기 2번째 식각단계인 SF6계열 플라즈마 식각에서 폴리실리콘과 산화막과의 선택비가 15 : 1 이상인 조건의 플라즈마로 사용하는 것을 특징으로 하는 반도체 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031052A KR970017981A (ko) | 1995-09-21 | 1995-09-21 | 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031052A KR970017981A (ko) | 1995-09-21 | 1995-09-21 | 반도체 장치 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970017981A true KR970017981A (ko) | 1997-04-30 |
Family
ID=66615819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031052A KR970017981A (ko) | 1995-09-21 | 1995-09-21 | 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970017981A (ko) |
-
1995
- 1995-09-21 KR KR1019950031052A patent/KR970017981A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970017981A (ko) | 반도체 장치 제조방법 | |
| KR950021130A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970077220A (ko) | 반도체장치의 게이트 패턴 형성방법 | |
| KR0147771B1 (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성 방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| KR970077688A (ko) | 불휘발성 메모리소자의 게이트 형성방법 | |
| KR950025916A (ko) | 반도체 소자의 전도막 형성 방법 | |
| KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR950001908A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960032681A (ko) | 반도체장치 다층배선 형성방법 | |
| KR970003488A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950025915A (ko) | 반도체 소자의 전도막 형성방법 | |
| KR970030678A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR970052203A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970054212A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR970052761A (ko) | 반도체소자의 패턴 형성방법 | |
| KR970072203A (ko) | 폴리사이드 게이트 형성방법 | |
| KR930024151A (ko) | 반도체 소자 영역간의 단차감소 방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
| KR950021549A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970003503A (ko) | 반도체 소자 제조시 경사 콘택홀 형성 방법 | |
| KR970024012A (ko) | 반도체 배선 형성방법(Method of Forming Interconnection Layer in Semiconductor Device) | |
| KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970072089A (ko) | 반도체장치의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |