KR950021549A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR950021549A KR950021549A KR1019930028596A KR930028596A KR950021549A KR 950021549 A KR950021549 A KR 950021549A KR 1019930028596 A KR1019930028596 A KR 1019930028596A KR 930028596 A KR930028596 A KR 930028596A KR 950021549 A KR950021549 A KR 950021549A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- forming
- insulating film
- etching
- transistor
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치에 관한 것으로, 고집적 반도체 메모리장치에 적합하도록 대용량을 갖는 커패시터 형성을 위하여 반도체기판(100)상에 게이트전극(2)과 소오스 및 드레인영역(S/D)으로 이루어지는 트랜지스터를 형성하는 공정과, 상기 트랜지스터 게이트전극 (2) 전면에 절연층 (3)을 형성하여 게이트전극 (2)을 절연시키는 공정, 상기 트랜지스터가 형성된 반도체기판 전면에 제 1절연막 (13)을 형성하는 공정, 상기 제 1절연막 (13)을 선택적으로 재거하여 상기 트랜지스터의 소오스(또는 트레인) 영역(S/D)을 노출시키는 콘택개구부를 형성하는 공정, 상기 결과를 전면에 제1도전층(14)을 형성하는 공정, 상기 제1도전층(14)상에 제2절연막(15)을 형성하는 공정, 상기 제2절연막(15)을 선택적으로 제거하여 상기 제1절연막(13)에 형성된 콘택개구부상에 형성된 제1도전층(14)부위를 노출시키는 공정, 상기 결과률 전면에 제2도전층(16)을 형성하는 공정, 상기 제2도전층(16)상에 포토레지스트(17)를 도포한 후, 이를 사진식각공정을 통해 커패시터 스토리지노드 패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(17)을 마스크로 하여 상기 제2도전층(16)을 식각하는 공정, 상기 제2절연막(15)을 제거 하는 공정, 상기 포토레지스트패턴 (17)을 마스크로하여 상기 제1도전층(14)을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 메모리장치 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체 메모리장치 캐패시터 제조방법을 도시한 공정순서도,
제2도는 본 발명의 반도체 메모리 장치 캐패시터 제조방법을 도시한 공정순서도
Claims (11)
- 반도체기판(100)상에 게이트전극(2)과 소오스 및 드레인영역(S/D)으로 이루어지는 트랜지스터를 형성하는 공정과, 상기 트랜지스터 게이트전극(2) 전면에 절연층(3)을 형성하여 게이트전극(2)을 절연시키는 공정, 상기 트랜지스터가 형성된 반도체기판 전면에 제1절연막(13)을 형성하는 공정, 상기 제1절연막(13)을 선택적으로 제거하여 상기 트랜지스터의 소오스(또는 드레인)영역 (S/D)을 노출시키는 콘택개구부를 형성하는 공정, 상기 결과물 전면에 제1도전층(14)을 형성하는 공정, 상기 제1도전층(14)상에 제2절연막(15)음 형성하는 공정, 상기 제2절연막 (15)을 선택적으로 제거하여 상기 제1절연막 (13)에 형성된 콘택개구부에 형성된 제1도전층 (14)부위를 노출시키는 공정, 상기 결과물 전면에 제2도전층 (16)을 형성하는 공정, 상기 제2도전층 (16)상에 포토레지스트(17)를 도포한 후, 이를 사진식각공정을 통해 커패시터 스토리지노드 패턴으로 패터닝하는 공정, 상기 포토레지스트패턴 (17)을 마스크로 하여 상기 제2도전층 (16)을 식각하는 공정, 상기 제2절연막 (15)을 제거하는 공정, 상기 포토레지스트패턴 (17)을 마스크로 하여 상기 제1도전층 (14)을 식각하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 제1절연막(13)과 제2절연막(15)은 각각 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서. 상기 제 1절연막 (13)을 선택적으로 제거하는 공정은 건식식각에 의해 행해지는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 제1도전층(14)을 식각하는 공정과 제2도전층(16)을 식각하는 공정은 건식식각에 의해 행하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제3항에 있어서, 상기 건식식각공정은 플루오르계 가스를 이용하여 행하는 것을 특징으로하는 반도체 메모리장치 제조방법.
- 제5항에 있어서, 상기 플루오르계 가스는 CHF3, CF4가스 등을 포함하는 것을 특징으로 하는 반도체 메모리 장치 제조방법.
- 제4항에 있어서, 상기 건식식각공정은 플루오르계 가스, 염소계 가스 및 브롬계 가스를 이용하여 행하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제7항에 있어서, 상기 플루오르계 가스는 CHF3, CF4가스등을 포함하고, 염소계 가스는 HCl, Cl2, BCl3등을 포함하고, 브롬계 가스는 HBr, Br2등을 포함하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제1항에 있어서, 상기 제2절연막(15)을 제거하는 공정은 등방성식각방법에 의해 행하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제9항에 있어서, 상기 등방성식각방법은 습식 식각방법 및 화학적 건식 식각 방법을 포함하는 것을 특징으로 하는 반도체 메모리장치 제조방법.
- 제10항에 있어서, 상기 습식식각방법은 제2절연막(13)이 산화막일 경우에는 불산용액을 사용하고, 제2절연막이 질화막일 경우에는 인산용액을 사용하는 것을 특징으로 하는 반도체 메모리장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930028596A KR950021549A (ko) | 1993-12-20 | 1993-12-20 | 반도체 메모리장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930028596A KR950021549A (ko) | 1993-12-20 | 1993-12-20 | 반도체 메모리장치의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950021549A true KR950021549A (ko) | 1995-07-26 |
Family
ID=66851093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930028596A KR950021549A (ko) | 1993-12-20 | 1993-12-20 | 반도체 메모리장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950021549A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8293556B2 (en) | 2007-12-28 | 2012-10-23 | Korea Electronics Technology Institute | Fabricating method for micro gas sensor and the same |
-
1993
- 1993-12-20 KR KR1019930028596A patent/KR950021549A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8293556B2 (en) | 2007-12-28 | 2012-10-23 | Korea Electronics Technology Institute | Fabricating method for micro gas sensor and the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100280622B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
KR950021471A (ko) | 반도체 장치의 제조방법 | |
KR100458360B1 (ko) | 고체디바이스에서높은에스팩트의콘택홀에칭방법 | |
KR950021549A (ko) | 반도체 메모리장치의 제조방법 | |
KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
KR950015783A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR960026272A (ko) | 반도체 소자 미세패턴 형성방법 | |
KR100334527B1 (ko) | 반도체소자의전하저장전극형성방법 | |
KR960026475A (ko) | 반도체 소자의 게이트전극 형성방법 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
KR100386625B1 (ko) | 반도체 소자의 제조방법 | |
KR960036071A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
KR970018745A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR930009130B1 (ko) | 메모리 셀 제조방법 | |
TW202109669A (zh) | 半導體裝置製造方法 | |
KR950021623A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR970077457A (ko) | 반도체소자 제조방법 | |
JP2005353674A (ja) | 半導体装置の製造方法及び半導体装置。 | |
KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
KR940022864A (ko) | 반도체 메모리장치의 제조방법 | |
KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR970030678A (ko) | 반도체 장치의 커패시터 제조 방법 | |
KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
KR960039378A (ko) | 반도체 메모리장치의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |