KR970017950A - 미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법 - Google Patents

미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970017950A
KR970017950A KR1019950031795A KR19950031795A KR970017950A KR 970017950 A KR970017950 A KR 970017950A KR 1019950031795 A KR1019950031795 A KR 1019950031795A KR 19950031795 A KR19950031795 A KR 19950031795A KR 970017950 A KR970017950 A KR 970017950A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
forming
photoresist
pattern
film
Prior art date
Application number
KR1019950031795A
Other languages
English (en)
Inventor
최성길
이주성
한민석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950031795A priority Critical patent/KR970017950A/ko
Publication of KR970017950A publication Critical patent/KR970017950A/ko

Links

Abstract

본 발명은 자외선과 열을 이용하여 감광막을 스텝퍼한계 이상의 미세패턴으로 형성할 수 있는 미세패턴 형성방법 및 이를 이용하여 미세 콘택홀을 형성할 수 있는 반도체 장치의 제조방법에 관한 것이다.
본 발명의 미세 감광막 형성방법은 반도체 기판상에 감광막을 도포하고, 노광 및 현상공정을 통하여 제1의 감광막 패턴을 형성하는 공정과, 제1의 감광막 패턴을 플로우시켜 초기상태의 감광막 패턴보다 더 미세한 크기를 갖는 제2의 감광막 패턴을 형성하는 공정을 포함하고, 미세 감광막 패턴 형성방법을 이용한 반도체 장치의 미세 콘택홀 형성방법은 반도체 기판상에 절연막을 형성하고, 그위에 감광막을 도포하는 공정과, 노광 및 현상공정을 통하여 콘택홀의 제거될 부분의 감광막을 제거하여 제1의 감광막 패턴을 형성하는 공정과, 제1의 감광막 패턴을 이용하여 노출된 절연막을 등방성식각하는 공정과, 제1의 감광막 패턴을 열플로우시켜 제1의 감광막패턴보다 더 미세한 크기를 갖는 제2의 감광막 패턴을 형성하는 공정과, 제2의 감광막 패턴을 이용하여 절연막의 등방성식각된 부분을 식각하여 콘택홀을 형성하는 공정을 포함한다.

Description

미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(A)∼(C)도는 본 발명의 실시예에 따른 미세 감광막 패턴 형성공정도.

Claims (10)

  1. 반도체 기판상에 감광막을 도포하고, 노광 및 현상공정을 통하여 제1의 감광막 패턴을 형성하는 공정과, 제1의 감광막 패턴을 플로우시켜 초기상태의 감광막 패턴보다 더 미세한 크기를 갖는 제2의 감광막 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 미세 감광막 패턴 형성방법.
  2. 제1항에 있어서, 제1의 감광막 패턴을 열 또는 자외선중 하나를 이용하여 플로우시키는 것을 특징으로 하는 미세 감광막 패턴 형성방법.
  3. 제1항에 있어서, 상기의 플로우공정시 자외선이용시 100 내지 800mJ의 강도를 갖는 자외선을 이용하는 것을 특징으로 하는 미세 감광막 패턴 형성방법.
  4. 제2항에 있어서, 상기의 플로우공정시 열을 이용시 50내지 500℃ 온도에서 플로우를 하는 것을 특징으로 하는 미세 감광막 패턴 형성방법.
  5. 반도체 기판상에 절연막을 형성하고, 그위에 감광막을 도포하는 공정과, 노광 및 현상공정을 통하여 콘택홀이 제거될 부분의 감광막을 제거하여 제1의 감광막 패턴을 형성하는 공정과, 제1의 감광막 패턴을 이용하여 노출된 절연막을 등방성식각하는 공정과, 제1의 감광막 패턴을 열플로우시켜 제1의 감광막 패턴보다 더 미세한 크기를 갖는 제2의 감광막 패턴을 형성하는 공정과, 제2의 감광막 패턴을 이용하여 절연막의 등방성식각된 부분을 식각하여 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 하는 미세 감광막 패턴을 이용한 반도체 장치의 미세 콘택홀 형성방법.
  6. 제5항에 있어서, 상기의 플로우공정시 자외선 또는 열중 하나를 이용하여 플로우시켜 주는 것을 특징으로 하는 미세 감광막 패턴을 이용한 반도체 장치의 미세 콘택홀 형성방법.
  7. 제6항에 있어서, 상기의 플로우공정시 자외선이용시 100 내지 800mJ의 강도를 갖는 자외선을 이용하는 것을 특징으로 하는 미세 감광막 패턴을 이용한 반도체 장치의 미세 콘택홀 형성방법.
  8. 제6항에 있어서, 상기의 플로우공정시 열을 이용시 50 내지 500℃의 온도에서 플로우를 하는 것을 특징으로 하는 미세 감광막 패턴을 이용한 반도체 장치의 미세 콘택홀 형성방법.
  9. 제5항에 있어서, 절연막을 습식 케미칼을 이용하여 등방성식각하는 것을 특징으로 하는 미세 감광막 패턴을 이용한 반도체 장치의 미세 콘택홀 형성방법.
  10. 제5항에 있어서, 상기의 절연막의 등방성식각된 부분을 플라즈마를 이용한 건식식각법으로 식각하는 것을 특징으로 하는 미세 감광막 패턴을 이용한 반도체 장치의 미세 콘택홀 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031795A 1995-09-26 1995-09-26 미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법 KR970017950A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031795A KR970017950A (ko) 1995-09-26 1995-09-26 미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031795A KR970017950A (ko) 1995-09-26 1995-09-26 미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR970017950A true KR970017950A (ko) 1997-04-30

Family

ID=66616360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031795A KR970017950A (ko) 1995-09-26 1995-09-26 미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970017950A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510448B1 (ko) * 1998-01-13 2005-10-21 삼성전자주식회사 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510448B1 (ko) * 1998-01-13 2005-10-21 삼성전자주식회사 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법

Similar Documents

Publication Publication Date Title
KR970017950A (ko) 미세 감광막 패턴 형성방법 및 이를 이용한 반도체 장치의 제조방법
JPH11162948A (ja) 半導体素子の食刻方法
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR940011204B1 (ko) 미세패턴 형성방법
KR100200296B1 (ko) 반도체소자의미세패턴형성방법
KR100263668B1 (ko) 반도체 장치 제조방법
KR970003558A (ko) 반도체 소자의 미세패턴 형성방법
KR970016754A (ko) 반도체 장치용 마스크 제조방법
KR19980026093A (ko) 반도체 장치의 미세패턴 형성방법
KR20030070653A (ko) 반도체 소자의 콘택홀 형성방법
KR930011098A (ko) 반도체 장치의 미세 패턴 형성방법
KR970018041A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR950019914A (ko) 실리레이션을 이용한 미세패턴 형성방법
KR950025953A (ko) 반도체소자의 소자분리막 형성방법
KR950021147A (ko) 반도체 장치의 제조방법
KR950004395A (ko) 반도체 소자의 미세패턴 형성방법
KR960002597A (ko) 미세패턴 형성방법
KR970016832A (ko) 산화막의 습식 에칭방법
KR20010003462A (ko) 디유브이 공정을 이용한 실리콘 산화막 식각방법
KR980005459A (ko) 반도체 소자의 콘택 홀 형성 방법
KR20030002665A (ko) 반도체소자의 미세패턴 형성방법
KR950025933A (ko) 반도체소자의 저장전극 형성방법
KR970018028A (ko) 반도체 장치의 금속 콘택 형성방법
KR940012060A (ko) 감광막 패턴 형성방법
KR970054601A (ko) 반도체 디바이스 제조공정의 금속층 패터닝(Patterning) 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination