KR970013245A - 캡슐제 고정을 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 조립체 및 방법 - Google Patents

캡슐제 고정을 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 조립체 및 방법 Download PDF

Info

Publication number
KR970013245A
KR970013245A KR1019960032340A KR19960032340A KR970013245A KR 970013245 A KR970013245 A KR 970013245A KR 1019960032340 A KR1019960032340 A KR 1019960032340A KR 19960032340 A KR19960032340 A KR 19960032340A KR 970013245 A KR970013245 A KR 970013245A
Authority
KR
South Korea
Prior art keywords
support member
opening
hole
segment
package material
Prior art date
Application number
KR1019960032340A
Other languages
English (en)
Inventor
카-헹데
Original Assignee
존 엠. 클락3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락3세
Publication of KR970013245A publication Critical patent/KR970013245A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

전체 캡슐화 몰딩 재료를 고정하기 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 패키지가 개시된다. 이 지지부재는 상면과 하면을 연장하고 각 면에는 개구를 정의하는 적어도 하나의 관통공을 포함한다. 이 관통공은 개구들 사이에서의 소정 구성이다. 반도체 다이는 지지부재상에서 지지되고 패키지는 다이와 관통공을 포함하는 지지부재의 캡슐화 부분에 의해 캡슐 재료의 부분이 개구들 사이에 포획되어 지지부재와 전체 캡슐재료 간의 상대적 이동을 제한하도록 형성된다. 제1방법에서, 각 관통공의 소정 구성은 하나 이상의 펀치를 사용하여 형성된다. 제2방법에서, 소정 구성은 에칭에 의해 형성된다. 제3방법에서, 공동이 지지부재에 에칭된다. 공동은 관통공을 형성하도록 정렬될 수도 있다.

Description

캡슐제 고정을 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 조립체 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 조립체의 지지부재에 형성된 관통공의 상세부를 도시하는 본 발명에 따라 제조된 반도체 부품 조립체의 개략 확대 부분 단면도.

Claims (20)

  1. 상면과 하면을 갖는 지지부재상에 장착되고 패키지 재료로 캡슐화된 IC칩을 포함하는 반도체 부품 패키지 조립체 제조시, 상기 패키지 재료와 상기 지지부재간의 상대적 이동을 제한하는 방법에 있어서, a) 상기 상면 및 하면에 각각 상부개구와 하부개구를 정의하기 위해 상기 지지부재에 소정 구성의 하나 이상의 관통공을 형성하는 단계로서, 상기 관통공의 축을 통해 연장된 하나 이상의 평면에서, 그 평면에서의 각 개구의 단면치수가 그 평면에서의 관통공의 나머지 최대 단면 치수보다 더 작게 하는 단계, b) 상기 칩을 포함하는 상기 지지부재의 부분을 상기 패키지 재료로 상기 관통공이 상기 충전재로 의해 실질적으로 충전되도록 캡슐화하여 경화시 상기 패키지 재료의 부분은 상기 상부 및 하부 개구간의 상기 경화된 전체 패키지 재료간의 상대적 이동을 제한하는 단계로 이루어지는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 관통공을 형성하는 단계는 먼저 상기 개구들을 정의하기 위해 상기 상면과 하면 사이에 수직으로 연장하는 통로를 형성하는 단계와, 그 후 상기 통로의 나머지에 비하여 각 개구를 적어도 부분적으로 압축하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 지지부재는 변형가능한 금속으로 이루어지고 각 개구는 상기 통로와 내부에 정의되는 상기 지지부재의 세그먼트를 변형시키는 것에 의해 압축되는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 세그먼트는 이동하여 상기 상면 또는 상기 하면중 하나와 접촉하고 그후 이동하여 상기 상면 또는 상기 하면중 다른 것과 접촉하며, 상기 펀치는 상기 개구들을 정의하는 상기 세그먼트의 금속의 그 부분을 내방으로 변위시켜 상기 이동동안 상기 펀치가 상기 세그먼트를 변형하는 만큼 개구들을 압축하도록 특별히 구성되는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 변형은 상기 압축된 상부 및 하부 개구가 통로에서 최협소점이고 상기 통로가 각 개구로부터 개구들이 실질적인 중간에 위치한 최광역점까지 점진적으로 넓어지도록 상기 통로를 분포시키는 것을 특징으로 하는 방법 .
  6. 제4항에 있어서, 상기 금속이 변위되는 상기 세그먼트의 영역은 상기 펀치들의 이동에 응하여 각 개구주 위에서 각 상면 및 하면내에 요홈을 형성하고, 그 후, 상기 요홈은 상기 캡슐화 단계로만 몰딩 화합물에 의해 충전되어 패키지 재료 경화후 상기 지지부재와 상기 전체 패키지 재료간의 상대적 이동을 더욱 제한하는 것을 특징으로 하는 방법.
  7. 제3항에 있어서, 상기 세그먼트는 펀치들이 서로를 향해 이동할 때 상기 상면을 접촉하는 상부 펀치와 상기 하면을 접촉하는 하부 펀치에 의해 변형되고, 상기 펀치들은 상기 개구들을 정의하는 세그먼트의 부분을 내향으로 포함하는 상기 세그먼트의 금속부분을 협동적으로 변위시켜 상기 펀치들이 상기 이동중에 상기 세그먼트를 변경시킴에 따라 후자를 압축하도록 특별히 구성되는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 변형은 상기 압축된 상부 및 하부개구가 통로에서 최협소점이고 상기 통로가 각 개구로부터 개구들의 실질적인 중간에 우치한 최광역점까지 점진적으로 넓어지도록 상기 통로를 형상시키는 것을 특징으로 하는 방법.
  9. 제7항에 있어서, 상기 금속이 변위되는 상기 세그먼트의 영역은 상기 펀치들의 이동에 응하여 각 개구 주위에서 각 상면 및 하면내에 요홈을 형성하고, 그 후, 상기 요홈은 상기 캡슐화 단계동안 몰딩 화합물에 의해 충전되어 패키지 재료 정화후 상기 지지부재와 상기 전체 패키지 재료간의 상대적 이동을 더욱 제한하는 것을 특징으로 하는 방법.
  10. 제1항에 있어서, 상기 관통공은 원형 수평단면을 구비하도록 형성되는 것을 특징으로 하는 방법.
  11. 상면과 하면을 갖는 지지부재상에 정착되고 패키지 재료로 캡슐화된 IC칩을 포함하는 반도체 부품 패키지 조립체 제조시, 상기 패키지 재료와 상기 지지부재간의 상대적 이동을 제한하는 방법에 있어서, a) 상기 상면 및 하면에 각각 상부개구와 하부 개구를 형성하기 위해 상기 지지부재에 소정 구성을 갖는 복수개의 공동을 형성하는 단계로서, 각 개구는 최대단면치수가 개구를 정의하며 한 평면에서 하나의 단면 치수를 포함하는 면에 나란하게 취해질 때 공동의 나머지의 최대단면치수보다 작은 개구의 중심을 통해 연장하는 하나 이상의 단면 치수를 포함하는 단계, b) 상기 IC칩과 상기 지지부재의 부분을 상기 패키지 재료로 상기 공동이 상기 패키지 재료에 의해 실질적으로 충전되도록 캡슐화하여 경화시 패키지 재료의 부분은 상기 소정 형상에 의해 각 공동내에 포획되어 상기 지지부재와 상기 경화된 전체 패키지 재료간의 상대적 이동을 제한하는 단계를 구비하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 상면에 개구를 정의하는 하나 이상의 공동과 상기 하면에 개구를 정의하는 다른 공동은 정렬 및 합체하여 지지부재를 통해 연장하는 관통공을 형성하고 상기 관통공은 상기 패키지 재료에 의해 실질적으로 충전되는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 관통공은 애칭에 의해 형성되는 것을 특징으로 하는 방법 .
  14. a) 상면과 하면을 포함하고 상기 상면과 하면 각각에 상부개구와 하부개구를 갖는 하나 이상의 관통공을 정의하며, 상기 관통공은 상기 개구들 사이에 소정 구성을 가져, 상기 관통공의 축을 통해 연장하는 하나 이상의 평면에, 그 평면에서의 각 개구의 하나 이상의 단면 치수는 그 평면에서의 관통공의 나머지의 최대단면치수보다 더 작은 것인 지지부재, b) 상기 지지부재상에 지지된 반도체 다이, c) 상기 다이를 포함하는 상기 지지부재의 부분과 상기 관통공을 캡슐화하는 캡슐재료로서, 상기 재료의 부분이 상기 소정 구성에 의해 상기 개구 및 하부 개구사이에 포획되어 상기 지지부재와 사이 전체 캡슐재료간의 상대적 이동을 제한하는 캡슐재료를 구비하는 것을 특징으로 하는 반도체 부품 조립체.
  15. 제14항에 있어서, 상기 관통공은 수직 단면에서 상기 상부개구 및 상기 하부개구의 폭이 상기 상부개구와 상기 하부개구 사이의 어떤점에서의 관통공의 폭보다 더 협소한 것을 특징으로 하는 반도체 부품 조립체.
  16. 제15항에 있어서, 상기 관통공은 상기 상부개구와 상기 하부개구부터 상기 개구들간의 중간에 있는 최광역점까지 점진적으로 넓어지도록 형성하는 것을 특징으로 하는 반도체 부품 조립체.
  17. 제14항에 있어서, 상부 및 하부 요홈이 각 개구주위에서 각 상면 및 하면 내에 형성되고, 그들 요홈들은 상기 캡슐 재료에 의해 충전되어 상기 지지부재와 상기 전체 캡슐 재료간의 상대적 이동을 더욱 제한하는 것을 특징으로 하는 반도체 부품 조립체.
  18. 제14항에 있어서, 상기 관통공은 원형 수평 단면을 구비하도록 형성되는 것을 특징으로 하는 반도체 부품 조립체.
  19. 제14항에 있어서, 상기 관통공은 슬롯형 수평 단면을 구비하도록 형성되는 것을 특징으로 하는 반도체 부품 조립체.
  20. 제14항에 있어서, 상기 지지부재는 복수의 도전 리드 프레임 리드를 포함하는 리드 프레임이고 하나 이상의 상기 관통공은 각각 상기 리드에 의해 정의되고 각 관통공은 상기 캡슐 재료에 의해 충전되는 것을 특징으로 하는 반도체 부품 조립체.
KR1019960032340A 1995-08-02 1996-08-02 캡슐제 고정을 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 조립체 및 방법 KR970013245A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51052295A 1995-08-02 1995-08-02
US9508/510,522 1995-08-02

Publications (1)

Publication Number Publication Date
KR970013245A true KR970013245A (ko) 1997-03-29

Family

ID=24031106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032340A KR970013245A (ko) 1995-08-02 1996-08-02 캡슐제 고정을 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 조립체 및 방법

Country Status (2)

Country Link
KR (1) KR970013245A (ko)
DE (1) DE19630910A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931694B4 (de) * 1999-07-08 2006-05-24 Curamik Electronics Gmbh Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745259A (en) * 1980-09-01 1982-03-15 Hitachi Ltd Resin sealing type semiconductor device

Also Published As

Publication number Publication date
DE19630910A1 (de) 1997-02-06

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
KR101002056B1 (ko) 리드 프레임 및 그의 제조방법, 반도체 장치 및 그의제조방법
US6864423B2 (en) Bump chip lead frame and package
JP2009500841A (ja) 半導体デバイス
US20060263943A1 (en) Leadframe alteration to direct compound flow into package
US20090146284A1 (en) Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US5703396A (en) Plastic encapsulated semiconductor device having wing leads
KR200489837Y1 (ko) 예비성형된 범용 리드 프레임 장치
KR20000058117A (ko) 반도체 장치용 리드 프레임의 형상 가공 장치 및 형상가공 방법과 반도체 장치용 리드 프레임
KR970013245A (ko) 캡슐제 고정을 위해 특별히 구성된 지지부재를 포함하는 반도체 부품 조립체 및 방법
US6465274B2 (en) Lead frame tooling design for bleed barrier groove
US6599773B2 (en) Electronic part and method of fabricating thereof
US6627481B2 (en) Method of manufacturing a semiconductor package with a lead frame having a support structure
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
CN106409694B (zh) 半导体装置及其制造方法
US20200020617A1 (en) Resin encapsulating mold and manufacturing method for semiconductor device
US5343615A (en) Semiconductor device and a process for making same having improved leads
KR102026314B1 (ko) 소량 생산용 반도체 패키지
JPH039538A (ja) 半導体装置用樹脂封止金型
JP4493170B2 (ja) プラスチックパッケージの製造方法
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination